NL8301446A - DEVICE FOR MONITORING SIGNALS FROM A POWER NETWORK ON THE OUTPUT OF CONTROL CIRCUITS FOR CONTROLLING SIGNAL LIGHTS IN TRAFFIC CONTROL SYSTEMS. - Google Patents

Description

:.....ϋϊίΚ-'· ":ι.....~ ‘ 4 .... ' ......·:·Λ t * * * PHN 10651 1 N.V. Philips* Gloeilampenfabrieken te Eindhoven: ..... ϋϊίΚ- '· ": ι ..... ~" 4 .... "...... ·: · Λ t * * * PHN 10651 1 N.V. Philips * Incandescent light factories in Eindhoven

Inrichting voor het bewaken van van een voedingsnetlijn afkomstige signalen op uitgangen van stuurcircuits voor de besturing van signaal lampen in verkeersregelsystemen.Device for monitoring power line signals at control circuit outputs for controlling signal lamps in traffic control systems.

De uitvinding heeft betrekking op een inrichting voor het bewaken van van een voedingsnetlijn afkomstige signalen pp uitgangen van stuurcircuits voor de besturing van signaallampen in verkeersregelsystemen net het oog op conflicterende signaalcombinaties, bevattende tenminste 5 een op een uitgang van elk stuurcircuit aangesloten eerste hoogohmige spanningsdeler waarvan een aftakking is aangesloten pp een aan elk stuurcircuit toegevoegde logicaschakeling voor het bij het op een uitgang optreden van een van de voedingsnetlijn afkomstig signaal afgeven van een bepaald logisch uitgangssignaal en een pp de logische schakelingen aange-10 sloten signaalverwerkingsinrichting voor het, doormiddel van het vaststellen van het gelijktijdig optreden van tenminste twee van de bepaalde logische signalen, detecteren van een conflicterende signaalccmbinatie.The invention relates to a device for monitoring signals from a power supply line pp outputs of control circuits for the control of signal lamps in traffic control systems in view of conflicting signal combinations, comprising at least 5 a first high-ohmic voltage divider connected to an output of each control circuit, of which a tap is connected to a logic circuit added to each control circuit for outputting a specific logic output signal when a signal from the supply line occurs on an output and a signal processing device connected to the logic circuits for determining the signal circuits by means of determining the simultaneous occurrence of at least two of the determined logic signals, detecting a conflicting signal association.

Een dergelijke inrichting is bekend uit de nederlandse octrooiaanvrage 78000274, waarbij de toepassing van de hoogohmige spanningsdelers 15 het op eenvoudige wijze mogelijk maakt de aan de signaallampen geleverde netwisselspanning rechtstreeks toe te voeren aan goedkope standaard bouwelementen. De detectie van conflicterende signaalcombinaties van signaallampen van verschillende signaallampengroepen heeft door de eenvoud van de apparatuur en het toepassen van de aan de signaallampen toe-20 gevoerde netwisselspanning als ingangsignalen aan de bewakings inrichting een grote betrouwbaarheid.Such a device is known from Dutch patent application 78000274, in which the use of the high-ohmic voltage dividers 15 makes it possible in a simple manner to supply the mains AC voltage supplied to the signal lamps directly to inexpensive standard building elements. The detection of conflicting signal combinations of signal lamps of different signal lamp groups has a high reliability due to the simplicity of the equipment and the application of the mains voltage supplied to the signal lamps as input signals to the monitoring device.

Nu doet zich in de praktijk het probleem voor dat de signaallampen ook door een vreemde spanning ontstoken kunnen worden, bijvoorbeeld bij het optreden van een kortsluiting tussen een lanpenvoedingskabel en een 25 kabel van het energievoedingsnet ten gevolge van wegwerkzaamheden of een grondverzakking en dergelijke.The problem now arises in practice that the signal lamps can also be ignited by a foreign voltage, for instance when a short circuit occurs between a lamp power supply cable and a cable of the energy supply network as a result of road works or a subsidence and the like.

Het is gebleken dat een dergelijke vreemde spanning op een conflicterende signaallampengroep niet altijd door de bovengenoemde bekende inrichting wordt gedetecteerd.It has been found that such a foreign voltage on a conflicting signal lamp group is not always detected by the above known device.

30 De uitvinding beoogt het optreden van een vreemde spanning pp een conflicterende signaallampen-groep altijd als een conflict te detecteren met behoud van de toepassing van eenvoudige standaard bouwelementen.The object of the invention is always to detect the occurrence of a foreign voltage per conflicting signal lamp group as a conflict, while retaining the application of simple standard building elements.

Verder beoogt de uitvinding de inrichting, met zeer weinig extraThe invention further contemplates the device, with very little extra

---_*» — I---_ * »- I

8301446 * t fi % PHN 10651 2 componenten aan te passen voor het niet conflicterend detecteren van een zogeheten voorafgaande verkeersvrijgave signalering (prewarning go).8301446 * t fi% PHN 10651 2 adaptable components for non-conflicting detection of so-called prior traffic release signaling (prewarning go).

De inrichting van de in de aanhef vermelde soort is overeenkomstig de uitvinding daardoor gekenmerkt, dat de inrichting een met de 5 voedingsnetlijn gekoppelde kloksignaalgenerator bevat voor het opwekken van een in fase ten opzichte van het van de voedingsnetlijn afkomstige signalen verschoven kloks ignaal, dat elke logicaschakeling van een met de kloks ignaalgener ator en de aftakking van de hoogohmige spanningsdeler gekoppeld geheugenelement bevat voor het qp de tijdstippen van het optreden 10 van het kloksignaal inschrijven van informatie in het geheugenelement en het geheugenelement met de uitgang van de logicaschakeling is gekoppeld voor het bij het optreden van een van de voedingsnetlijn afkomstig signaal op de uitgang van het betreffende stuurcircuit afgeven van een signaal met constante amplitude als bepaald logisch uitgangssignaal.According to the invention, the device of the type stated in the preamble is characterized in that the device comprises a clock signal generator coupled to the power supply line generator for generating a clock signal shifted in phase with respect to the signals originating from the power supply line, that each logic circuit of a memory element coupled to the clock signal generator and the tap of the high-ohmic voltage divider contains for the qp the times of occurrence of the clock signal writing information in the memory element and the memory element is coupled to the output of the logic circuit for the purpose of occurrence of a signal from the power supply line at the output of the relevant control circuit delivering a signal of constant amplitude as a determined logic output signal.

15 De uitvinding en hare voordelen wordt aan de hand van het in de figuren weergegeven uitvoeringsvoorbeeld nader toegelicht, daarbij toont:The invention and its advantages are further elucidated on the basis of the exemplary embodiment shown in the figures, wherein:

Figuur 1 een uitvoer ingsvoorbeeld van een inrichting overeenkomstig de uitvinding,Figure 1 shows an embodiment of a device according to the invention,

Figuur 2 een uitvoeringsvoorbeeld van een kloksignaalgenerator 20 voor toepassing in het uitvoeringsvoorbeeld volgens figuur 1,Figure 2 shows an exemplary embodiment of a clock signal generator 20 for use in the exemplary embodiment according to Figure 1,

Figuur 3 signalen die in het uitvoeringsvoorbeeld volgens figuur 1 kunnen optreden,Figure 3 signals which may occur in the exemplary embodiment according to Figure 1,

Figuur 4 een andere uitvoeringsvorm van een gedeelte van het in figuur 1 weergegeven uitvoeringsvoorbeeld, 25 Figuur 5 nog een andere uitvoeringsvorm van een gedeelte van het in figuur 1 weergegeven uitvoeringsvoorbeeld, en toont,Figure 4 shows another embodiment of a part of the exemplary embodiment shown in Figure 1, Figure 5 shows yet another embodiment of a part of the exemplary embodiment shown in Figure 1, and

Figuur 6 signalen die in het in figuur 5 weergegeven gedeelte van de inrichting kunnen optreden.Figure 6 signals which may occur in the part of the device shown in figure 5.

Het in figuur 1 weergegeven gedeelte van een verkeersregelsysteem 30 toont een stuurcircuit 1 voor het besturen van signaallairpen 3, 4 en 5 van een signaallampengroep 2 ten behoeve van het voertuig- en/of het voetgangersverkeer .The part of a traffic control system 30 shown in figure 1 shows a control circuit 1 for controlling signal lights 3, 4 and 5 of a signal lamp group 2 for vehicle and / or pedestrian traffic.

De stuurinrichting 1 is ingericht voor het individueel ontsteken van de groene signaallamp 3, de gele signaallamp 4 en de rode signaallanp 35 5. Daartoe sluit het stuurcircuit 1 deze lampen via individuele aders G, Y, R van een lampenvoedingskabel 6 aan op een voedingsnetlijn 7, waardoor de lampen tussen de klem· 8 van één van de fasen en de klem 9 van de nul-geleider van het voedingsnet zijn aangesloten. De spanning op de voedings- 8301446 < I . i EBN 10651 3 netlijn 7 is als functie van de tijd in figuur 3a weergegeven.The control device 1 is arranged for individually igniting the green signal lamp 3, the yellow signal lamp 4 and the red signal lamp 35 5. For this purpose, the control circuit 1 connects these lamps via individual wires G, Y, R of a lamp power cable 6 to a power supply line 7 , so that the lamps are connected between the terminal · 8 of one of the phases and the terminal 9 of the neutral conductor of the supply network. The voltage on the power supply 8301446 <I. EBN 10651 3 trunk line 7 is shown as a function of time in figure 3a.

Ter bewaking van het optreden van met elkaar conflicterende sig-naalccmbinaties van verschillende s ignaallampengroepen 2, zoals een gelijktijdig groen signaal voor elkaar kruisende verkeersstraten is ener-5 zijds per stuurcircuit 1 een logische schakeling 10 en anderzijds een op alle logische schakelingen 10 aangesloten gemeenschappelijke signaalver-warkings inrichting 11 aangebracht.In order to monitor the occurrence of mutually conflicting signal combinations of different signal lamp groups 2, such as a simultaneous green signal for intersecting traffic streets, on the one hand, a logic circuit 10 is connected per control circuit 1 and, on the other hand, a common signal circuit connected to all logic circuits 10. parking device 11 fitted.

Aanpassing van de relatief hoge voedingsspanning op de aders G,Adjustment of the relatively high supply voltage to the wires G,

Yen R aan het relatief lage spanningsniveau van de logische schakeling 10 10 is door middel van hoogohmige spanningsdelers gerealiseerd. In afhankelijkheid van het alleen op groen bewaken of het bewaken op niet rood (groen en geel) is een van een aftakking 13 voorziene tweede hoogohmige spanningsdeler 12, 13, 14 tussen de ader G en een kien 18 waaraan een negatieve referentiespanning V- ten opzichte van de klem 9 wordt toege-15 voerd of is behalve de tweede een eerste van een aftakking 16 voorziene hoogohmige spanningsdeler 15, 16, 17 tussen de Y-ader en de klem 18 aangebracht.Yen R at the relatively low voltage level of the logic circuit 10 is realized by means of high-ohmic voltage dividers. Depending on the monitoring only on green or the monitoring on non-red (green and yellow), a second high-impedance voltage divider 12, 13, 14 provided with a branch 13 is between the conductor G and a key 18 to which a negative reference voltage V- is the terminal 9 is supplied or, apart from the second, a first high-impedance voltage divider 15, 16, 17 provided with a branch 16 is arranged between the Y-core and the terminal 18.

Indien de stuurinrichting 1 triacs als schakelaars bevat is het noodzakelijk vanwege halfperiodisch geleiden van de triacs, in het bij-20 zonder voor negatieve polariteit een scheidingscondensator 19 en/of 20 in de spanningsdelers op te nemen alvorens de signalen aan een eerste niveaudetector 21 en/of een tweede niveaudetector 22 toe te voeren voor het door de niveaudetector cmzetten van de sinus vormige signalen in tweewaardige logische signalen. Indien slechts een hoogohmige spanningsdeler 25 is aangebracht is op de niveaudetector een signaal inverterend element aangesloten.If the controller 1 contains triacs as switches, it is necessary because of semiconductive conduction of the triacs, in particular, without including a negative capacitor 19 and / or 20 in the voltage dividers for negative polarity before the signals are fed to a first level detector 21 and / or supplying a second level detector 22 for converting the sine wave signals into bivalent logic signals through the level detector. If only a high-ohmic voltage divider 25 is provided, a signal-inverting element is connected to the level detector.

In het in de figuur 1 weergegeven uitvoeringsvoorbeeld met twee spanningsdelers is qp de niveaudetector 21 en 22 een NOR circuit 23 aangesloten.In the exemplary embodiment with two voltage dividers shown in Figure 1, a level detector 21 and 22 are connected to a NOR circuit 23.

30 In figuur 3b is het signaal qp de ader G of Y weergegeven wanneer de groene signaallamp 3 of de gele signaallamp 4 qp het tijdstip t wordt ontstoken. Dit signaal wordt door de niveaudetector 21 en/of 22 en het NOR circuit 23 cmgezet in het in figuur 3c weergegeven signaal.Figure 3b shows the signal qp on the vein G or Y when the green signal lamp 3 or the yellow signal lamp 4 qp at time t is lit. This signal is converted by the level detector 21 and / or 22 and the NOR circuit 23 cm into the signal shown in figure 3c.

Op het NOR circuit 23 is een geheugenelement 24 en een eerste in-35 gang 25-1 van een NAND circuit 25 aangesloten. De signaaluitgang van het geheugenelement 24 is qp een tweede ingang 25-2 van het NAND circuit 25 aangesloten. Veronderstellen we voorlopig dat het geheugenelement een continue signaalspanning met logische waarde "1" aan het NAND circuit 25 toevoert, dan wordt het door het NOR circuit 23 afgegeven signaal ge- 8301446 ΡΗΝ 10651 . 4 • % t inverteerd. De op de uitgang 10-3 van de logische schakeling aanwezige spanning is dan invers aan het in figuur 3c weergegeven signaal.A memory element 24 and a first input 35-1 of a NAND circuit 25 are connected to the NOR circuit 23. The signal output of the memory element 24 is connected to a second input 25-2 of the NAND circuit 25. Assuming for the time being that the memory element supplies a continuous signal voltage with logic value "1" to the NAND circuit 25, the signal output from the NOR circuit 23 is 8301446 ΡΗΝ 10651. 4 •% t inverted. The voltage present at the output 10-3 of the logic circuit is then inverse to the signal shown in Figure 3c.

Met behulp van de signaalverwerkingsinrichting 11 wordt voor een aantal signaalgroepen N, in dit uitvoeringsvoorbeeld is N gelijk aan 20, 5 het optreden van conflicterende signalen bewaakt. Hiertoe is de uitgang 10- 3 op de signaalingang 11-1 aangesloten en zijn de overige 19 logische schakelingen 10 qp de ingangen 11-2 t/ra 11-20 aangesloten. Alle ingangen 11- 1 t/m 11-20 zijn op een matrix 26 aangesloten. In deze matrix worden signaalcombinaties gevormd van elk van de binnenkomende signalen met die 10 van alle overige binnenkomende signalen die daarmede niet mogen conflicteren. Zo wordt bijvoorbeeld een eerste combinatie gevormd van het signaal op ingang 11-1 met signalen aanwezig op andere ingangen, doordat selectief op de kruispunten tussen de horizontale geleiders van de matrix 26 aangesloten op de signaalingangen 11-2 t/m 11-20 en de vertikale geleider van 15 de matrix 26 aangesloten op uitgang 26-1 dioden zijn aangehracht, zoals voor de kruispunten met de horizontale geleiders aangesloten op de ingangen 11-2, 11-4 en 11-20 is weergegeven. Het uitgangssignaal van uitgang 26-1 en het Ingangssignaal van ingang 11-1 worden in een AND circuit 27-1 gecombineerd.With the aid of the signal processing device 11, the occurrence of conflicting signals is monitored for a number of signal groups N, in this exemplary embodiment N equal to 20.5. For this purpose the output 10-3 is connected to the signal input 11-1 and the other 19 logic circuits 10 qp the inputs 11-2 to 11-20 are connected. All inputs 11-1 to 11-20 are connected to a matrix 26. In this matrix, signal combinations of each of the incoming signals are formed with those of all other incoming signals which should not conflict with them. For example, a first combination is formed of the signal at input 11-1 with signals present at other inputs, because selectively at the intersections between the horizontal conductors of the matrix 26 connected to the signal inputs 11-2 to 11-20 and the vertical conductor of matrix 26 connected to output 26-1 diodes are applied, as shown for the intersections with the horizontal conductors connected to inputs 11-2, 11-4 and 11-20. The output signal from output 26-1 and the Input signal from input 11-1 are combined in an AND circuit 27-1.

20 Evenzo wordt een tweede signaalcombinatie in het AND circuit 27-2 gevormd met het signaal op ingang 11-2 en het signaal op uitgang 26-2, welk signaal op zich is samengesteld uit de signalen van die ingangen 11-3 t/m 11-20 die door middel van het aanbrengen van dioden tussen de horizontale geleiders aangesloten op die ingangen en de vertikale geleider 25 aangesloten op uitgang 26-2 zijn geselekteerd. Het signaal op ingang 11-1 wordt daarbij buiten beschouwing gelaten daar de combinatie met het signaal op ingang 11-2 reeds door het AND circuit 27-1 wordt bewaakt.Likewise, a second signal combination in the AND circuit 27-2 is formed with the signal at input 11-2 and the signal at output 26-2, which signal per se is composed of the signals from those inputs 11-3 to 11 -20 which are selected by applying diodes between the horizontal conductors connected to those inputs and the vertical conductor 25 connected to output 26-2. The signal on input 11-1 is disregarded, since the combination with the signal on input 11-2 is already monitored by the AND circuit 27-1.

Hetzelfde geldt op overeenkomstige wijze voor de overige conflicterende signaalcombinaties.The same applies mutatis mutandis to the other conflicting signal combinations.

30 Verschijnen op twee ingangen, welke in de matrix 26 conflicterend zijn geprograrrmeerd, tegelijkertijd signalen met de logische waarde "1”, dan zal één van de AND-circuits 27-1 t/m 27-20 een signaal met waarde "1" afgeven. Dit signaal wordt via een op alle AND-circuits 27 aangesloten OR-circuit 28 aan een integratiecircuit 29 toegevoerd, welke bij het 35 overschrijden van een bepaalde drempelwaarde aan uitgang 30 een conflict-signaal afgeeft. De besturing zal bijvoorbeeld op grond van dit conflict-signaal aan de stuurcircuits 1 van de conflicterende signaallampengroepen 2 opdracht geven cm op knipperend geel licht over te schakelen.30 Appearing on two inputs, which are conflictingly programmed in matrix 26, simultaneously signals with the logic value "1", then one of the AND circuits 27-1 to 27-20 will output a signal with value "1" This signal is applied via an OR circuit 28 connected to all AND circuits 27 to an integration circuit 29, which, if a certain threshold value is exceeded, outputs a conflict signal. signal the control circuits 1 of the conflicting signal lamp groups 2 to switch cm to a flashing yellow light.

8301446 EHN 10651 5 *8301446 EHN 10651 5 *

Het detecteren van conflicterende s ignaalcanbinaties berust dus qp het tegelijkertijd optreden van logische ”1" signaalwaarden cp de uitgangen van tenminste twee logische schakelingen 10, welke in de matrix 26 als conflicterend zijn geprogrammeerd.Thus, the detection of conflicting signal combinations resides in the simultaneous occurrence of logic "1" signal values at the outputs of at least two logic circuits 10, which are programmed as conflicting in matrix 26.

5 Het is gebleken dat op de aders G, Y of R vreemde spanningen kun nen optreden tengevolge waarvan de signaallampen ongewenst kunnen oplichten, zoals ten gevolge van een kortsluiting van een kabel van het energienet met de lanpenvoedingskabel 6 ten gevolge van wegwerkzaamheden of grondverzakkingen etc. Deze vreemde spanningen kunnen in tegenfase zijn 10 met de spanning op de voedingsnetlij n 7. In dat geval wordt cp overeenkomstige wijze zoals hiervoor beschreven voor een signaal afkomstig van de voedingsnetlijn 7 een logisch signaal in een logische schakeling 10 opgewekt, welke overeenkomt met het in figuur 3c weergegeven signaal, dus in tegenfase is met het door een logische schakeling 10 af gegeven bepaalde 15 logisch signaal afgeleid van de spanning cp de voedingsnetlijn 7. Dit betekent dat aan dat AND circuit 27, welke signaalcombinaties bewaken waarin de lairpens ignaalgroep 2 waarin de vreemde spanning optreedt voorkomt, twee signalen in tegenfase kunnen warden toegevoerd, welke derhalve niet als conflicterend worden gedetecteerd. Indien de fase van de vreemde 20 signaalspanning + of -60° van 180° afwijkt ten opzichte van de fase van de spanning cp de voedingsnetlijn 7, zoals bij drie fasenetten optreedt wordt dit eveneens niet als conflicterend gedetecteerd omdat dan een van de AND circuits 27 te korte signaalpulsen af geeft cm de drempel in het inte-gratiecircuit 29 te overschrijden.5 It has been found that strange voltages can occur on the wires G, Y or R as a result of which the signal lamps may light up undesirably, such as as a result of a short circuit of a cable of the energy network with the lamp power cable 6 as a result of road works or subsidence etc. These foreign voltages may be in phase opposition to the voltage on the power supply line 7. In that case, a logic signal 10 is generated in a logic circuit 10 correspondingly as described above for a signal from the power supply line 7, which corresponds to the Figure 3c, i.e. in counter-phase, the logic signal given by a logic circuit 10 derives from the voltage at the power supply line 7. This means that AND circuit 27, which monitor signal combinations in which the lair pin signal group 2 in which the foreign voltage occurs, two signals in reverse phase can be applied, which therefore not be detected as conflicting. If the phase of the foreign signal voltage + or -60 ° deviates from 180 ° with respect to the phase of the voltage at the power supply line 7, as occurs with three phase grids, this is also not detected as conflicting because one of the AND circuits 27 signal pulses which are too short give cm to exceed the threshold in the integration circuit 29.

25 On de detektie van vreemde signalen onafhankelijk van de fase van deze signalen mogelijk te maken is het verkeersregelsysteem van een cp de voedingsnetlijn aangesloten kloksignaalgenerator 31 voorzien, welke een in fase met de netspanning op de voedingslijn 7 verschoven kloksignaal afgeeft, en is een eerste geheugenelement 24 aangebracht.In order to enable the detection of foreign signals irrespective of the phase of these signals, the traffic control system is provided with a clock signal generator 31 connected to the supply line, which delivers a clock signal shifted in phase with the mains voltage on the supply line 7, and is a first memory element 24 fitted.

30 In figuur 2 is een uitvoeringsvoorbeeld van een dergelijke klok- signaalgenerator 31 weergegeven. De aan ingangsklem 31-1 toegevoerde netspanning volgens figuur 3a wordt door middel van een uit de serieweerstard 32 en condensator 34 gevormd fasedraaiingsnetwerk een in fase verschoven signaal opgewekt en via een weerstand 33 vervolgens aan een niveaudetector 35 35 toegevoerd, welke het in figuur 3d weergegeven kloks ignaal aan uitgang 31-2 af geeft.Figure 2 shows an embodiment of such a clock signal generator 31. The mains voltage according to Figure 3a supplied to input terminal 31-1 is a phase-shifted signal generated by means of a phase-shift network formed from the series resistor 32 and capacitor 34, and then applied via a resistor 33 to a level detector 35, which is shown in Figure 3d. clock signal output at output 31-2.

Het eerste geheugenelement 24 is bijvoorbeeld uitgevoerd als een D Flip-Flcp schakeling, doch ieder ander geheugenelement kan worden toege- 8301446 * PHN 10651 6 past. De kloksignaalgenerator 31 is op de kloksignaalingangen cl van de D-Flip-Flop schakelingen 24 in alle logische schakelingen 10 aangesloten. Hierdoor wordt verkregen, dat het bij ongestoord bedrijf van de signaallampengroep 2 aan de D-ingang van de D-Flip-Flop schakeling 5 24 toegevoerde signaal zoals weergegeven in figuur 3c bij het optreden van de voorf lanken van de klokpulsen van de klokpulsen weergegeven in figuur 3d worden ingeschreven. Zolang er geen groene en/of geen gele signaallamp brandt wordt een signaal net logische waarde "1" ingeschreven, en geeft de D-Flip-Flcp schakeling een signaal net logische 10 waarde "1" af, zoals figuur 3c tot aan het tijdstip t toont. Aan beide ingangen van het NAND-circuit 25 wordt dan een signaal roet waarde "1" toegevoerd waardoor deze een signaal met logische waarde "O” afgeeft zoals figuur 3f tot aan het tijdstip t toont. Wordt op het tijdstip t een groene en/of een gele signaallamp ontstoken dan 15 heeft het aan de D-ingang toegevoerde signaal de logische waarde "O" op het moment t^ van het optreden van de voorflank van de (eerstvolgende) klokpuls. De D-Flip-Flop schakeling 24 geeft dan de logische signaalwaarde "0" af. Zolang de gele en/of de groene signaal-larrp ontstoken blijft valt het optreden van de voorf lanken van de 20 klokpulsen altijd samen met een aan de signaalingang D toegevoerde signaal met de waarde "0". De D-Flip-Flop schakeling 24 geeft dan vanaf het moment t^ een signaal met de waarde "0" af zoals in figuur 3e is getoond. Dientengevolge geeft het NAND circuit 25 en derhalve de logische schakeling 10 een continue signaal met de logische waarde "1" af zoals 25 figuur 3f toont.The first memory element 24 is, for example, designed as a D Flip-Flcp circuit, but any other memory element can be used 8301446 * PHN 10651 6. The clock signal generator 31 is connected to the clock signal inputs c1 of the D-Flip-Flop circuits 24 in all logic circuits 10. It is hereby obtained that the signal supplied to the D input of the D-Flip-Flop circuit 5 24 when the signal lamp group 2 is operated undisturbed, as shown in Fig. 3c, when the leading edges of the clock pulses of the clock pulses occur in figure 3d are inscribed. As long as no green and / or yellow signal lamp is lit, a signal with logic value "1" is written, and the D-Flip-Flcp circuit outputs a signal with logic value "1", as in figure 3c up to time t shows. A signal of carbon black value "1" is then applied to both inputs of the NAND circuit 25, so that it outputs a signal with logic value "O" as shown in figure 3f up to time t. At time t, a green and / or if a yellow signal lamp is lit, then the signal applied to the D input has the logical value "O" at the moment t ^ of the occurrence of the leading edge of the (next) clock pulse. The D-Flip-Flop circuit 24 then gives the Logical signal value "0." As long as the yellow and / or the green signal larrp remains lit, the occurrence of the leading edges of the 20 clock pulses always coincides with a signal with the value "0" applied to the signal input D. The D -Flip-Flop circuit 24 then outputs from the moment t ^ a signal with the value "0" as shown in Figure 3. As a result, the NAND circuit 25 and therefore the logic circuit 10 gives a continuous signal with the logic value "1" as shown in Figure 3f.

Een op het tijdstip t door sluiting met een vreemde netspanningslijn op een van de aders G of Y van de lampenvoedings-kabel 6 optredende signaalspanning, welke in tegenfase is met de op de voedingsnetlijn 7 optredende spanning is in figuur 3g weergegeven.A signal voltage occurring at the instant t by closing with a foreign mains voltage line on one of the wires G or Y of the lamp power supply cable 6, which is in phase opposition to the voltage occurring on the power supply line 7 is shown in FIG. 3g.

30 Deze vreemde signaalspanning wordt op overeenkomstige wijze als beschreven voor een normaal lampenvoedingss ignaal door het NOR circuit 23 omgezet in het in figuur 3h weergegeven logische signaal. Zoals uit figuur 3d en 3h volgt wordt de D-flip-flop schakeling 24 vanaf het tijdstip t ingelezen op de momenten dat het signaal op de D-ingang 35 de logische waarde "1" heeft. Dientengevolge geeft de D-flip-flop schakeling 24 vanaf het tijdstip t een signaal met waarde "1" aan het NAND-circuit 25 af, zoals in figuur 3i is weergegeven. Aan de andere ingang van het NAND-circuit 25 wordt het in figuur 3h weergegeven 8301446 * ' -, Ji ΓΗΝ 10651 7 signaal toegevoerd. Ten gevolge van deze Ingangssignalen geeft het AND-circuit 25 en daarmede de logische schakeling 10 het in figuur 3j weergegeven signaal af. Dit signaal heeft een waarde welke in het ritme van de netfrequentie afwisselend "0" of "1" is.This foreign signal voltage is converted by the NOR circuit 23 into the logic signal shown in Figure 3h in a similar manner as described for a normal lamp power supply signal. As follows from Figures 3d and 3h, the D-flip-flop circuit 24 is read from the time t at the times when the signal on the D input 35 has the logic value "1". Consequently, from time t, D-flip-flop circuit 24 outputs a signal of value "1" to NAND circuit 25, as shown in FIG. 3i. At the other input of the NAND circuit 25, the signal 8301446 * '- 10651 7 shown in Figure 3h is applied. As a result of these Input signals, the AND circuit 25 and hence the logic circuit 10 outputs the signal shown in Figure 3j. This signal has a value which is alternately "0" or "1" in the rhythm of the mains frequency.

5 Omdat voor een normaal werkende lampengroep 2 de logische schakeling 10 een continue signaal met de waarde ”1" af geeft, zoals in figuur 3f is weergegeven, is verkregen dat een signaallampen-groep 2 waarin een vreemde signaalspanning optreedt, welke in tegen-fase is met de netspanning cp voedingsnetlijn 7, altijd via die AND 10 circuits 27 het in figuur 3j weergegeven signaal wordt afgegeven bij het normaal ontsteken van een van de daarmede conflicterend geprogrammeerde s ignaallampengroep 2.Since for a normally working lamp group 2 the logic circuit 10 gives a continuous signal with the value "1", as shown in figure 3f, it has been obtained that a signal lamp group 2 in which a foreign signal voltage occurs, which is in reverse phase with the mains voltage cp supply mains line 7, the signal shown in figure 3j is always supplied via those AND 10 circuits 27 when a normal ignition of one of the signal lamp group 2 conflicting therewith is ignited.

Dit signaal wordt altijd door het integratie circuit 29 in een conflict signaal angezet.This signal is always converted into a conflict signal by the integration circuit 29.

15 Ook als twee conflicterend geprogrammeerde signaal- lampengroepen 2 beide op de ader G en/of Y een signaalspanning voeren welke in tegenfase zijn net de spanning op de voedingsnetlijn 7 zal een conflict signaal warden opgewekt, daar beide door de betreffende logica schakelingen 10 afgegeven signalen de vorm hebben als wserge-20 geven in figuur 3j en dus in fase zijn.Even if two conflictingly programmed signal lamp groups 2 both carry a signal voltage on the wires G and / or Y which are in phase opposition to the voltage on the power supply line 7, a conflict signal will be generated, since both signals are output by the relevant logic circuits 10. have the shape as wserge-20 in figure 3j and are thus in phase.

Is de vreemde signaalspanning niet precies in tegenfase net de spanning op de voedingsnetlijn 7 dan wordt een ten opzichte van het in figuur 3j weergegeven signaal over het faseverschil met een tegenfase signaal verschoven signaal door de logica schakeling 10 25 af gegeven, zolang als het faseverschil het verschil in fase van het kloksignaal met het tegenfase signaal niet overschrijdt. Dit ten opzichte van een tegenfase signaal in fase verschoven signaal wordt derhalve eveneens tot een conflict signaal in het integratie circuit 29 verwerkt.If the foreign signal voltage is not exactly in reverse phase with the voltage on the supply line 7, then a signal shifted over the phase difference by a reverse phase signal with respect to the signal shown in Figure 3j is output by the logic circuit 10, as long as the phase difference is difference in phase of the clock signal with the counter phase signal does not exceed. This signal which is shifted in phase relative to a counterphase signal is therefore also processed into a conflict signal in the integration circuit 29.

30 Is het faseverschil van een vreemde signaalspanning met het tegenfase signaal groter dan die van het kloksignaal met het tegenfasesignaal, dan wordt cp de momenten van het optreden van voor-flanken van het kloksignaal een signaal met waarde "0" in de D-flip-flop 24 ingeschreven en wordt door de logica schakeling 10 het in 35 figuur 3f weergegeven continue signaal met waarde "1" afgegeven.If the phase difference of a foreign signal voltage with the counter-phase signal is greater than that of the clock signal with the counter-phase signal, then at the moments of the occurrence of leading edges of the clock signal, a signal of value "0" in the D-flip becomes flop 24 and logic circuit 10 outputs the continuous signal of value "1" shown in FIG. 3f.

De faseverschuiving van het kloksignaal ten opzichte van de fase van de spanning qp de voedingsnetlijn 7 bedraagt ongeveer 90°, echter voldoet in principe elke fase waarbij de positieve periode 8301446 » » PHN 10651 8 van de eigen signaalspanning het niveau van de niveaudetector overschrijdt.The phase shift of the clock signal with respect to the phase of the voltage qp the supply line 7 is approximately 90 °, but in principle any phase suffices in which the positive period 8301446 »PHN 10651 8 of its own signal voltage exceeds the level of the level detector.

Zoals uit bovenstaande beschrijving volgt wordt met de onderhavige schakeling onder alle omstandigheden een conflicterend 5 signaalcornbinatie gedetecteerd, ook al staat er een vreemd voedings-spanningssignaal. met willekeurige fase op een van de aders G of Y van een van de voedingskabels 6.As follows from the above description, the present circuit detects a conflicting signal combination under all circumstances, even though there is a strange supply voltage signal. with any phase on one of the wires G or Y of one of the supply cables 6.

In figuur 4 is een uitvoer ingsvoorbeeld gegeven van de logica schakeling 10 welke is ingericht om behalve een wissel-10 spanning ook een gelijkspanning op de ader G en/of Y als conflictsignaal te detecteren. De in figuur 1 weergegeven logica schakeling 10 is geschikt voor de detectie van positieve signaalspanningen zoals uit voorgaande beschrijving blijkt. Door de condensatoren 19 en 20 weg te laten is het resterende gedeelte van de. logica schakeling 10 geschikt 15 ora ook een positief gelijkspanningssignaal als conflicterende signaal te detecteren. Dit gedeelte is in figuur 4 weergegeven waarbij de overeenkomstige delen met dezelfde verwijzingscijfers zijn voorzien.Figure 4 shows an embodiment of the logic circuit 10, which is arranged to detect a DC voltage on wires G and / or Y as a conflict signal in addition to an AC voltage. The logic circuit 10 shown in Figure 1 is suitable for the detection of positive signal voltages as appears from the above description. By leaving out capacitors 19 and 20, the remainder of the. logic circuit 10 is also suitable for detecting a positive DC voltage signal as a conflicting signal. This part is shown in figure 4, where the corresponding parts are provided with the same reference numerals.

Voor het detecteren van een negatieve gelijkspanning op bijvoorbeeld de ader G is een. van een aftakking voorziene derde 20 hoogohmige spanningsdeler 12', 13' en 14' aangebracht, welke aangesloten is tussen de ader G en een klem 18', waarop een bron van positieve referentiespanning V+ is aangesloten. De op de aftakking 13' aangesloten schakeling is grotendeels identiek aan die aangesloten op aftakking 13, behalve dat de inverterende schakeling is weggelaten 25 of dat circuit 23' een OR-circuit is in plaats van een NOR-circuit zoals circuit 23 is. Daardoor is verkregen dat het signaal op de uitgang van het OR-circuit 23' voor een vreemde negatieve spanning hetzelfde is als het signaal op de uitgang van het NOR-circuit 23 voor een vreemde positieve spanning. Het uitgangssignaal van het OR-circuit 30 23 kan derhalve op dezelfde manier in een tweede D-flip-flop schakeling 24' worden verwerkt als het uitgangssignaal van het NOR-circuit 23 in de eerste D-flip-flop schakeling 24. Omdat bij het ontbreken van een signaalspanning op de ader G via de derde spanningsdeler 12', 13', 14' een kleine positieve signaalspanning van de referentiespanning V+ 35 door de uitgang van het OR-circuit 23' wordt afgegeven is het mogelijk de uitgang van de tweede D-flip-flop schakeling 24' zowel als de uitgang van het OR-circuit 23' op een derde en een vierde ingang van het NAND-circuit 25 aan te sluiten. De signaaluitgang 10-3 voert dan alleen 8301446 ΕΗΝ 10651 9 een signaal met logische waarde "1" als één van de ingangssignalen de waarde "0" heeft, hetgeen het geval is voor een positieve signaal spanning op de ader G via NOR-circuit 23 of voor een negatieve signaal-spanning op de ader G via OR circuit 23'.For detecting a negative DC voltage on, for example, the conductor G, a. a tapped third 20 high-ohmic voltage divider 12 ', 13' and 14 'which is connected between the conductor G and a terminal 18' to which a source of positive reference voltage V + is connected. The circuit connected to branch 13 'is largely identical to that connected to branch 13, except that the inverting circuit is omitted or circuit 23' is an OR circuit rather than a NOR circuit such as circuit 23. As a result, it has been obtained that the signal on the output of the OR circuit 23 'for a foreign negative voltage is the same as the signal on the output of the NOR circuit 23 for a foreign positive voltage. Therefore, the output of OR circuit 30 23 can be processed in a second D flip-flop circuit 24 'in the same manner as the output of NOR circuit 23 in first D flip-flop circuit 24. Because at the absence of a signal voltage on the wire G through the third voltage divider 12 ', 13', 14 'a small positive signal voltage of the reference voltage V + 35 is output from the output of the OR circuit 23' it is possible the output of the second D - flip-flop circuit 24 'as well as the output of the OR circuit 23' to be connected to a third and a fourth input of the NAND circuit 25. The signal output 10-3 then only carries a signal with logic value "1" if one of the input signals has the value "0", which is the case for a positive signal voltage on core G via NOR circuit 23. or for a negative signal voltage on core G through OR circuit 23 '.

5 Een verdere vereenvoudiging kan verkregen worden door de uitgangen van het NOR-circuit 23 en het GR-circuit 23' (¾) een tweede OR-circuit aan te sluiten. De uitgang van het tweede OR circuit wordt daarbij zowel op de D-ingang van de D-flip-flop schakeling 24 aangesloten als op de tweede ingang van het N&ND-circuit 25. De tweede 10 D-flip-flop schakeling kan dan vervallen.A further simplification can be obtained by connecting a second OR circuit to the outputs of the NOR circuit 23 and the GR circuit 23 '(¾). The output of the second OR circuit is then connected both to the D input of the D-flip-flop circuit 24 and to the second input of the N & ND circuit 25. The second 10 D-flip-flop circuit can then be omitted.

Het in figuur 5 weergegeven uitvoeringsvoorbeeld van een gedeelte van de inrichting toont een variant waarbij het detecteren van een conflict wordt vermeden bij het optreden van een zogeheten voorafgaand verkeersvrijgave signaal.The exemplary embodiment of a part of the device shown in Figure 5 shows a variant in which the detection of a conflict is avoided when a so-called prior traffic release signal occurs.

15 Dit betekent dat als b.v. tijdens het ontstoken zijn van de rode signaallanp, de gele signaallanp wordt ontstoken om aan te geven dat het signaallaitpengroep na korte tijd op groen zal springen dit niet als conflicterend wordt gedetecteerd. Daartoe is behalve de eerste hoogohmige spanningsdeler 15, 16, 17 aangesloten 20 tussen de ader Y en de klem 18 van negatieve referentie spanning V-en de tweede hoogohmige spanningsdeler aangesloten tussen de ader G en de kien 18 ook een van een aftakking voorziene vierde hoogohmige spanningsdeler 36, 37 en 40 tussen de ader R en de klem 18 zoals weergegeven of de klem 9 aangesloten. De aftakking 37 is via een derde 25 clip-schakeling 41 op de D-ingang van een derde D-flip-flopschakeling aangesloten, waarvan de kloksignaalingang op de uitgang 31-2 van de kloksignaalgenerator 32 is aangesloten. De inverse signaaluitgang g van de D-flip-flop 42 en de uitgang van de twaede niveaudetector 22 zijn qp een MD-circuit 43 aangesloten waarvan de uitgang op die 30 ingang van het NOR-circuit 23 is aangesloten waarop in het uitvoer ingsvoorbeeld volgens figuur 1 de niveaudetector 22 direct was aangesloten. Het overige gedeelte van de logica schakeling 10 is hetzelfde als die weergegeven in figuur 1.This means that if e.g. while the red signal lamp is lit, the yellow signal lamp is lit to indicate that the signal group will turn green after a short period of time, this is not detected as conflicting. For this purpose, in addition to the first high-ohmic voltage divider 15, 16, 17 connected between the wire Y and the terminal 18 of negative reference voltage V and the second high-ohmic voltage divider connected between the wire G and the key 18, also a fourth high-ohm branched voltage divider 36, 37 and 40 between wire R and terminal 18 as shown or terminal 9 connected. The tap 37 is connected via a third clip circuit 41 to the D input of a third D flip-flop circuit, the clock signal input of which is connected to the output 31-2 of the clock signal generator 32. The inverse signal output g of the D-flip-flop 42 and the output of the second level detector 22 are connected to an MD circuit 43, the output of which is connected to the input of the NOR circuit 23 to which, in the exemplary embodiment shown in FIG. 1 the level detector 22 was directly connected. The remainder of logic circuit 10 is the same as that shown in Figure 1.

In figuur 6a is de s ignaalspanning op de voedingsnet-35 lijn 7 weergegeven.In figuur 6b het daarvan door de kloksignaalgenerator 32 afgeleide kloksignaal. In figuur 6c is de spanning op de ader R weergegeven, waarbij is verondersteld dat de rode signaallairp van het tijdstip t^ tot t5 is ontstoken. Dit signaal wordt in de clipschakeling 8301446 PHN 10651 10 4 « * * 41 in een logisch signaal omgezet.Figure 6a shows the signal voltage on the power supply line 35. Figure 6b shows the clock signal derived therefrom by the clock signal generator 32. Figure 6c shows the voltage on core R, assuming that the red signal sleep from time t1 to t5 has been ignited. This signal is converted into a logic signal in clip circuit 8301446 PHN 10651 10 4 «* * 41.

Op de momenten van het optreden van de voorflanken van de klokpulsen wordt gedurende de tijd t^ tot t<- in de derde D-flip-flop een signaal met logische waarde "1” ingeschreven. De inverse 5 signaaluitgang q van deze derde D-flip-flop schakeling geeft gedurende die tijd dus een signaal met logische waarde "0" af, aan het MD-circuit 43 zoals in figuur 6d is weergegeven.At the moments of occurrence of the leading edges of the clock pulses, a signal with logic value "1" is written into the third D flip-flop during the time t ^ to t <. The inverse signal output q of this third D- flip-flop circuit thus outputs a signal with logic value "0" during that time to MD circuit 43 as shown in FIG. 6d.

Een op het tijdstip ontstoken gele signaallamp Y, ter aanduiding van een spoedige overschakeling op groen krijgt het 10 spanningssignaal zoals weergegeven in figuur 6e toegevoerd. Zolang echter de rode signaallamp brandt geeft het AND circuit onder besturing van de D-flip-flqp schakeling een signaal met logische waarde "0" af aan het NOR-circuit 23 zoals in figuur 6f is weergegeven.A yellow signal lamp Y, which is lit at the time, to indicate a rapid switch to green, is supplied with the voltage signal as shown in Figure 6e. However, as long as the red signal lamp is lit, the AND circuit delivers a signal with logic value "0" to the NOR circuit 23 under control of the D-flip-flqp circuit, as shown in FIG. 6f.

De signaalspanning van de gele signaallamp is dan in 15 het MD circuit geblokkeerd zodat geen conflicterende s ignaaltoestand tussen rood/geel en een daarmede conflicterende geprogrammeerde geel en/of groen gedetecteerd worden. Het op de uitgang van het NOR-circuit 23 optredende signaal wordt dan geheel door het signaal op de ader G bepaald. Wordt de rode signaallamp op het tijdstip t^ uitgeschakeld 20 dan wordt op het tijdstip tg van het optreden van de eerstvolgende klokpuls een signaal met waarde "0" in de D-flip-flop schakeling 42 ingeschreven en geeft de inverse signaaluitgang een signaal met waarde "1" af zoals figuur 6d toont. Het MD-circuit 43 is dan gedeblokkeerd en laat het van de ader Y afgeleide signaal door naar het NOR-circuit 23, 25 zoals eveneens in figuur 6f is weergegeven. Dit signaal wordt verder verwerkt op de wijze zoals beschreven aan de hand van het in figuur 1 weergegeven uitvoer ingsvoor beeld.The signal voltage of the yellow signal lamp is then blocked in the MD circuit, so that no conflicting signal state between red / yellow and a programmed yellow and / or green conflicting with it is detected. The signal occurring on the output of the NOR circuit 23 is then entirely determined by the signal on the wire G. If the red signal lamp is switched off at time t ^, then at time tg of the occurrence of the next clock pulse, a signal with value "0" is written into the D-flip-flop circuit 42 and the inverse signal output gives a signal with value "1" as shown in Figure 6d. The MD circuit 43 is then unblocked and passes the signal derived from the wire Y to the NOR circuit 23, 25 as also shown in Figure 6f. This signal is further processed in the manner as described with reference to the embodiment shown in Figure 1.

Verondersteld is dat de gele signaallamp 4 qp het tijdstip ty dus twee perioden later dan de rode signaallamp wordt 30 uitgeschakeld. Het MD-circuit geeft dan het logische signaal "0" aan het NOR-circuit 23 af, hetgeen in overeenstemming is met de signaaltoe-stasd beschreven naar aanleiding van het in figuur 1 weergegeven uit-voeringsvoorbeeld.It has been assumed that the yellow signal lamp 4 turns off at the time ty, thus two periods later than the red signal lamp. The MD circuit then outputs the logic signal "0" to the NOR circuit 23, which is in accordance with the signal application described in connection with the exemplary embodiment shown in FIG.

Cp overeenkomstige wij ze als hierboven beschreven voor 35 het vermijden van het detecteren van een conflict bij het gelijktijdig branden van de rood/gele signaallamp en combinatie en een conflicterend geprogrammeerd signaal is het mogelijk ook andere signaallampcombinaties als niet strijdig te detecteren met een daarmede strijdig geprogrammeerd 8301446 ψ ΙΏΝ 10651 11 signaal/ indien dit gewenst wordt.Similarly, as described above, in order to avoid detecting a conflict when the red / yellow signal lamp and combination are lit simultaneously and a conflicting programmed signal, it is also possible to detect other signal lamp combinations as non-conflicting with a conflicting programmed 8301446 ψ ΙΏΝ 10651 11 signal / if desired.

5 10 15 20 25 30 35 83014465 10 15 20 25 30 35 8 301 446

Claims (6)

1. Inrichting voor het bewaken van van een voedingsnet-lijn afkomstige signalen op uitgangen van stuurcircuits voor de besturing van signaal lampen in verkeersregelsystemen net het oog op conflicterende signaalcombinaties, bevattende tenminste één op een uitgang van elk 6 stuurcircuit aangesloten eerste hoogohmige spanningsdeler waarvan een aftakking is aangesloten op een aan elk stuurcircuit toegevoegde logica schakeling voor het bij het cp een uitgang optreden van een van de voedingsnetlijn afkomstige signaal afgeven van een bepaald logische uitgangssignaal en een op de logische schakelingen aangesloten 10 signaalverwerkingsinrichting voor het door middel van het vaststellen van het gelijktijdig optreden van tenminste twee van de bepaalde logische signalen detecteren van een conflicterende signaalcombinatie, daardoor gekenmerkt, dat de inrichting een met de voedingsnetlijn gekoppelde kloksignaalgenerator bevat voor het opwekken van een in fase ten opzichte 15 van de van de voedingsnetlijn afkomstige signalen verschoven kloksignaal, dat elke logica schakeling van een met de kloksignaalgenerator en de aftakking van de hoogohmige spanningsdeler gekoppeld géheugenelement bevat voor het qp de tijdstippen van het optreden van het kloksignaal inschrijven van informatie in het géheugenelement en het géheugenelement 20 met de uitgang van de logica schakeling is gekoppeld voor het bij het optreden van een van de voedingsnetlijn afkomstig signaal op de uitgang van het betreffende stuurcircuit afgeven van een signaal met constante amplitude als bepaald logisch uitgangssignaal.1. Device for monitoring signals from a mains supply line at outputs of control circuits for the control of signal lamps in traffic control systems in view of conflicting signal combinations, comprising at least one first high-ohmic voltage divider connected to an output of each 6 control circuit, of which a branch is connected to a logic circuit added to each control circuit for outputting a specific logic output signal from the power supply line at the cp output and a signal processing device connected to the logic circuits for determining by means of determining the simultaneous occurrence of at least two of the determined logic signals detecting a conflicting signal combination, characterized in that the device comprises a clock signal generator coupled to the power supply line for generating an in phase with respect to the power supply Line-shifted signals shift clock signal, which contains each logic circuit of a memory element coupled to the clock signal generator and the tap of the high-impedance voltage divider for inputting information into the memory element and the memory element 20 at the times of the occurrence of the clock signal and the memory element 20. the logic circuit is coupled for supplying a signal of constant amplitude as a determined logic output signal to the output of the relevant control circuit when a signal from the supply line occurs. 2. Inrichting volgens conclusie 1, daardoor gekenmerkt 25 dat elke logica schakeling een signaal inverterend element bevat - gekoppeld met de aftakking van de eerste hoogohmige spanningsdeler en een NAND circuit bevat, waarvan een eerste ingang op het signaal inverterende element is aangesloten en waarvan de uitgang qp de uitgang van de logische schakeling is aangesloten en het géheugenelement 30 een D-flip-flop schakeling is waarvan de D-ingang op het signaal inverterende element is aangesloten, de kloksignaal ingang qp de kloksignaal generator en de signaaluitgang op een tweede ingang van het NAND-circuit is aangesloten.2. Device according to claim 1, characterized in that each logic circuit contains a signal inverting element - coupled to the tap of the first high-impedance voltage divider and comprising a NAND circuit, a first input of which is connected to the signal inverting element and whose output qp the output of the logic circuit is connected and the memory element 30 is a D-flip-flop circuit whose D input is connected to the signal inverting element, the clock signal input qp the clock signal generator and the signal output to a second input of the NAND circuit is connected. 3. Inrichting volgens conclusie 2, waarbij de logica 35 schakeling op aftakkingen van de eerste en een tweede hoogohmige spanningsdeler is aangesloten, daardoor gekenmerkt, dat het signaalinverterende element een NOR-circuit bevat waarvan twee ingangen met de aftakkingen van de twee hoogohmige spanningsdelers zijn gekoppeld. 8301446 »· * , * ’ ΕΗΝ 10651 13Device according to claim 2, wherein the logic circuit is connected to taps of the first and a second high-ohmic voltage divider, characterized in that the signal-inverting element comprises a NOR circuit, two inputs of which are coupled to the taps of the two high-ohmic voltage dividers. . 8301446 »· *, * ΕΗΝ 65 10651 13 4. Inrichting volgens conclusie 1, daardoor gekenmerkt, dat het faseverschil tussen het kloksignaal en het signaal van de voedingsnetlijn ongeveer 90° bedraagt.Device according to claim 1, characterized in that the phase difference between the clock signal and the signal of the supply line is approximately 90 °. 5. Inrichting voglens conclusie 2 daardoor gekenmerkt, 5 dat de eerste hoogohmige spanningsdeler is aangesloten tussen een uitgang van het stuurcircuit en een referentiespanningsbron van negatieve potentiaal en dat een van een aftakking voorziene derde hoog-ohmige spanningsbron is aangesloten tussen dezelfde uitgang van het stuurcircuit waarop de eerste hoogohmige spanningsdeler is aangesloten 10 en een referentie spanningsbron van positieve potentiaal, dat de logica schakeling een tweede D-flip-flop schakeling bevat waarvan de D-ingang met de aftakking van de derde spanningsdeler is aangesloten voor het zender signaalinversie toevoeren van een van het signaal op de aftakking afgeleide logische signaal, dat de D-ingang op een derde 15 ingang en de uitgang van de D-flip-flop qp een vierde ingang van het NAND-circuit zijn aangesloten en de kloksignaalingang van de D-flip-flop schakeling qp de kloksignaalgenerator is aangesloten.Device according to claim 2, characterized in that the first high-ohmic voltage divider is connected between an output of the control circuit and a reference voltage source of negative potential and that a tapped third high-ohmic voltage source is connected between the same output of the control circuit to which the first high-impedance voltage divider is connected 10 and a reference voltage source of positive potential, the logic circuit comprising a second D-flip-flop circuit whose D input is connected to the tap of the third voltage divider for supplying the signal inversion of one of the the signal on the tap-derived logic signal, that the D input is connected to a third input and the output of the D flip-flop qp a fourth input of the NAND circuit and the clock signal input of the D flip-flop circuit qp the clock signal generator is connected. 6. Inrichting volgens conclusie 2 of 3 daardoor gekenmerkt, dat een van een aftakking voorziene vierde hoogohmige 20 spanningsdeler per stuurcircuit is aangebracht, aangesloten op die uitgang van het stuurcircuit waarop de rode signaallamp is aangesloten, dat een AND-circuit en een tweede D-flip-flqp schakeling is elke logica schakeling zijn aangebracht, waarvan de D-ingang met de aftakking van de vierde hoogohmige spanningsdeler is gekoppeld waarvan 25 de kloksignaalingang op de kloksignaal generator is aangesloten en waarvan de inverse signaaluitgang qp een eerste ingang van het AND-circuit is aangesloten en de aftakking van de eerste hoogohmige spanningsdeler met een tweede ingang van het AND-circuit is qekoppeld en waarbij de uitgang van het AND-circuit op het signaal inverterende 30 element is aangesloten. 1 8301446Device according to claim 2 or 3, characterized in that a branched fourth high-impedance voltage divider is provided per control circuit, connected to that output of the control circuit to which the red signal lamp is connected, which has an AND circuit and a second D- flip-flqp circuit, each logic circuit is provided, the D input of which is coupled to the tap of the fourth high-impedance voltage divider, the clock signal input of which is connected to the clock signal generator and the inverse signal output qp of which is a first input of the AND circuit. is connected and the tap of the first high-impedance voltage divider is coupled to a second input of the AND circuit and the output of the AND circuit is connected to the signal inverting element. 1 8301446