NL1009202C2 - Method for etching silicon nitride. - Google Patents

Method for etching silicon nitride. Download PDF

Info

Publication number
NL1009202C2
NL1009202C2 NL1009202A NL1009202A NL1009202C2 NL 1009202 C2 NL1009202 C2 NL 1009202C2 NL 1009202 A NL1009202 A NL 1009202A NL 1009202 A NL1009202 A NL 1009202A NL 1009202 C2 NL1009202 C2 NL 1009202C2
Authority
NL
Netherlands
Prior art keywords
silicon nitride
sccm
layer
nitride layer
flow rate
Prior art date
Application number
NL1009202A
Other languages
Dutch (nl)
Inventor
Yi-Chun Chang
Ming-Sheng Kuo
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to GB9809769A priority Critical patent/GB2337026B/en
Priority to DE19821452A priority patent/DE19821452B4/en
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to NL1009202A priority patent/NL1009202C2/en
Priority to JP10139493A priority patent/JPH11283964A/en
Priority to FR9806530A priority patent/FR2775830B1/en
Application granted granted Critical
Publication of NL1009202C2 publication Critical patent/NL1009202C2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Description

Werkwijze voor het etsen van siliciumnitride ACHTERGROND VAN DE UITVINDING Gebied van de uitvindingBACKGROUND OF THE INVENTION Field of the Invention

De uitvinding heeft betrekking op een etswerkwijze in een geïntegreerde schakeling (IC), en meer in het 5 bijzonder op een werkwijze voor het etsen van de siliciumnitride-kaplaag (Cap-SiN) op een polysilicium-gate of een siliciumnitride-maskerlaag voor het vervaardigen van een ondiepe sleufisolatie (STI), zodat de voorinstelling van de kritieke dimensie (CD) wordt verbeterd.The invention relates to an etching method in an integrated circuit (IC), and more particularly to a method for etching the silicon nitride cap layer (Cap-SiN) on a polysilicon gate or a silicon nitride mask layer for manufacturing Shallow Slot Insulation (STI) to improve critical dimension presetting (CD).

1010

Beschrijving van de aanverwante techniekDescription of the related technique

In fig. l wordt een conventionele polysilicium-gate getoond. Op een halfgeleider-substraat 100 omvat een poly-gate een gate-oxide-laag 101, een polysilicium-laag 102, een 15 metaalsilicide-laag 103, bijvoorbeeld een wolfraamsilicide (WSi) vanwege de zeer slechte geleidbaarheid van polysilicium, en een siliciumnitride-kaplaag 104. De siliciumnitride-kaplaag 104 wordt gevormd om beschadiging van de poly-gate in het daaropvolgende proces te voorkomen, 20 bijvoorbeeld schade veroorzaakt tijdens de vorming van een source/drain-gebied of een zelf uitgericht venster. Bovendien wordt, met de vorming van de siliciumnitride-kaplaag, het nek-effect, dat wordt veroorzaakt door een daaropvolgend belichtingsproces gedurende fotolithografie, voorkomen. Bij 25 een conventioneel proces voor het van een patroon voorzien van de siliciumnitride-laag wordt eerst een siliciumnitride-laag gevormd. Met gebruikmaking van een fotomasker wordt een fotoresist-laag op de siliciumnitride-laag gevormd. De blootgestelde siliciumnitride-laag wordt vervolgens 30 verwijderd door middel van anisotroop plasma-etsen. Bij de conventionele werkwijze zijn fluormethaan-polymeren (CF„) in gebruik, bijvoorbeeld trifluormethaan (CHF3)/tetraf luormethaan (CFJ /argon (Ar). De stroomsnelheden van het trifluormethaan en het tetrafluormethaan bedragen ongeveer 30 sccm tot 70 35 sccm, en de stroomsnelheid van het argon bedraagt ongeveer 400 sccm tot 800 sccm. Aangezien het fluormethaan- 1009 2 o 2 2 polymeerdeeltje uitermate groot is, is het geëtste oppervlak uitermate ruw en gerafeld. Daardoor wordt een grote CD-voorinstelling verkregen. In het daaropvolgende proces, bijvoorbeeld in het daaropvolgende fotolithografie-proces, 5 wordt gedurende belichting eenvoudig een ernstige misuitlijning of een fout veroorzaakt als gevolg van een grote CD-voorinstelling, zodat de betrouwbaarheid van de component afneemt en de kwaliteit van de produktie verslechtert.In Fig. 1, a conventional polysilicon gate is shown. On a semiconductor substrate 100, a polygate comprises a gate oxide layer 101, a polysilicon layer 102, a metal silicide layer 103, for example a tungsten silicide (WSi) due to the very poor conductivity of polysilicon, and a silicon nitride. cap layer 104. The silicon nitride cap layer 104 is formed to prevent damage to the polygate in the subsequent process, for example damage caused during the formation of a source / drain region or a self-aligned window. In addition, with the formation of the silicon nitride cap layer, the neck effect caused by a subsequent exposure process during photolithography is prevented. In a conventional process for patterning the silicon nitride layer, a silicon nitride layer is first formed. Using a photomask, a photoresist layer is formed on the silicon nitride layer. The exposed silicon nitride layer is then removed by anisotropic plasma etching. The conventional process uses fluoromethane polymers (CF ™), for example, trifluoromethane (CHF3) / tetrafluoromethane (CFJ / argon (Ar). The flow rates of the trifluoromethane and the tetrafluoromethane are about 30 sccm to 70 35 sccm, and the argon flow rate is about 400 sccm to 800 sccm Since the fluorine methane 1009 2 o 2 2 polymer particle is extremely large, the etched surface is extremely rough and frayed, thereby obtaining a large CD bias In the subsequent process, for example in the subsequent photolithography process, 5 during exposure, a serious misalignment or error is simply caused due to a large CD preset, so that the reliability of the component decreases and the quality of production deteriorates.

10 Terwijl, anderzijds, een ondiepe sleufisolatie wordt gevormd, treedt een vergelijkbaar probleem op. Op een halfgeleider-substraat 200 wordt, onder verwijzing naar fig. 2a, een siliciumnitride-maskerlaag 201 gevormd. Een fotoresist-laag 202 wordt op de siliciumnitride-maskerlaag 15 201 gevormd. Met gebruikmaking van fotolithografie en etsen wordt de fotoresist-laag 202 gedefinieerd, zoals is getoond als 202a in fig. 2a.While, on the other hand, a shallow trench insulation is formed, a similar problem arises. Referring to Fig. 2a, a silicon nitride mask layer 201 is formed on a semiconductor substrate 200. A photoresist layer 202 is formed on the silicon nitride mask layer 201. Using photolithography and etching, the photoresist layer 202 is defined as shown as 202a in Fig. 2a.

Door gebruik te maken van anisotroop plasma-etsen wordt, onder verwijzing naar fig. 2b, de blootgestelde 20 siliciumnitride-laag 201 geëtst. Bij de conventionele werkwijze zijn fluormethaan-polymeren (CFX) in gebruik, bijvoorbeeld trifluormethaan (CHF3)/tetrafluormethaan (CFJ/argon (Ar). De stroomsnelheden van het trifluormethaan en het tetrafluormethaan bedragen ongeveer 30 sccm tot 70 25 sccm, en de stroomsnelheid van het argon bedraagt ongeveer 400 sccm tot 800 sccm. Aangezien het fluormethaan-polymeerdeeltje uitermate groot is, is het geëtste oppervlak uitermate ruw en gerafeld. Daarom wordt een grote CD-voorinstelling verkregen. De resulterende siliciumnitride-30 laag 20la is getoond in de figuur. Bovendien wordt, gedurende etsen, een fluoride-laag gevormd. De vorming van het fluoride veroorzaakt moeilijkheden bij het vormen van een gate-oxide-laag in het daaropvolgende proces. Door gebruik te maken van een conventionele werkwijze wordt een deel van het 35 halfgeleider-substraat 200 verwijderd, zodat een sleuf binnen het substraat 200 wordt gevormd. Door het vullen van de sleuf met een isolatiemateriaal, bijvoorbeeld een oxide, wordt een ondiepe sleufisolatie gevormd.Using anisotropic plasma etching, with reference to Fig. 2b, the exposed silicon nitride layer 201 is etched. The conventional process uses fluoromethane polymers (CFX), for example, trifluoromethane (CHF3) / tetrafluoromethane (CFJ / argon (Ar). The flow rates of the trifluoromethane and the tetrafluoromethane are about 30 sccm to 70 25 sccm, and the flow rate of the argon is about 400 sccm to 800 sccm Since the fluoromethane polymer particle is extremely large, the etched surface is extremely rough and frayed, therefore, a large CD bias is obtained The resulting silicon nitride layer 20la is shown in the figure. In addition, during etching, a fluoride layer is formed. The formation of the fluoride causes difficulties in forming a gate oxide layer in the subsequent process. Using a conventional method, part of the semiconductor is substrate 200 removed to form a slot within the substrate 200. By filling the slot with an insulating material, for example an oxide, a shallow slot insulation is formed.

? | η 10 09 2 0 2 3? | η 10 09 2 0 2 3

SAMENVATTING VAN DE UITVINDINGSUMMARY OF THE INVENTION

Het is daarom een doelstelling van de uitvinding om te voorzien in een werkwijze voor het etsen van een siliciumnitride-laag. Door gebruik te maken van een 5 verschillend reactief etsmateriaal wordt de CD-voorinstelling verlaagd. Bijgevolg wordt de betrouwbaarheid van componenten vergroot, en wordt de produktiekwaliteit verbeterd.It is therefore an object of the invention to provide a method of etching a silicon nitride layer. Using a different reactive etching material reduces the CD preset. Consequently, the reliability of components is increased, and the production quality is improved.

Het is daarom een andere doelstelling van de uitvinding om te voorzien in een werkwijze voor het etsen van 10 een siliciumnitride-laag. Door gebruik te maken van een verschillend reactief etsmateriaal wordt de siliciumnitride-laag geëtst met de vorming van een fluoride-laag, zodat de vorming van een gate-oxide-laag wordt beïnvloed.It is therefore another object of the invention to provide a method of etching a silicon nitride layer. Using a different reactive etching material, the silicon nitride layer is etched to form a fluoride layer to affect the formation of a gate oxide layer.

Het is een verdere doelstelling van de uitvinding om 15 te voorzien in een werkwijze voor het etsen van een siliciumnitride-laag. Gedurende de vorming van een siliciumnitride-kaplaag op een poly-gate wordt tegelijkertijd een dunne polymeer-laag gevormd op de siliciumnitride-kaplaag. De hoogte van de poly-gate neemt toe, zodat een 20 verbinding, bijvoorbeeld een metaal-plug, met een grotere diepte wordt gevormd in het daaropvolgende metallisatie-proces. Met een grotere diepte neemt het oppervlaktegebied toe, waardoor neemt de capaciteit van de verbinding toeneemt, en bijgevolg wordt een hogere werkingssnelheid verkregen.It is a further object of the invention to provide a method of etching a silicon nitride layer. During the formation of a silicon nitride cap layer on a polygate, a thin polymer layer is simultaneously formed on the silicon nitride cap layer. The height of the poly-gate increases, so that a connection, for example a metal plug, with a greater depth is formed in the subsequent metallization process. With a greater depth, the surface area increases, increasing the connection capacity, and consequently, a higher operating speed is obtained.

25 Teneinde deze doelstellingen en voordelen te bereiken, en in overeenstemming met het doel van de uitvinding, zoals hierin belichaamd en in het algemeen beschreven, is de uitvinding gericht op een werkwijze voor het etsen van een siliciumnitride-laag. Van een halfgeleider-30 substraat met een daarop gevormde siliciumnitride-laag en een fotoresist-laag op de siliciumnitride-laag wordt de siliciumnitride-laag verwijderd door middel van anisotroop plasma-etsen met de fotoresist-laag als een masker. Een mengsel van tetrafluormethaan, argon en stikstof wordt 35 gebruikt als een reactief etsmateriaal. Het tetrafluormethaan met een stroomsnelheid van ongeveer 40 sccm tot 80 sccm wordt gebruikt voor het verwijderen van de blootgestelde siliciumnitride-laag. Het argon met een stroomsnelheid van ongeveer 400 sccm tot 800 sccm wordt gebruikt voor 1009202 4 deeltjesbombardement. Het stikstof met een stroomsnelheid van ongeveer 20 sccm tot 60 sccm dient voor het vormen van een dunne en harde polymeer-laag op de siliciumnitride-laag.In order to achieve these objects and advantages, and in accordance with the object of the invention, as embodied and generally described herein, the invention is directed to a method of etching a silicon nitride layer. The silicon nitride layer is removed from a semiconductor substrate with a silicon nitride layer formed thereon and a photoresist layer on the silicon nitride layer by anisotropic plasma etching with the photoresist layer as a mask. A mixture of tetrafluoromethane, argon and nitrogen is used as a reactive etching material. The tetrafluoromethane at a flow rate of about 40 sccm to 80 sccm is used to remove the exposed silicon nitride layer. The argon with a flow rate of about 400 sccm to 800 sccm is used for 1009202 4 particle bombardment. The nitrogen at a flow rate of about 20 sccm to 60 sccm serves to form a thin and hard polymer layer on the silicon nitride layer.

Teneinde deze doelstellingen en voordelen te 5 bereiken, en in overeenstemming met het doel van de uitvinding, zoals hierin belichaamd en in het algemeen beschreven, is de uitvinding gericht op een werkwijze voor het vervaardigen van een poly-gate. Er wordt voorzien in een halfgeleider-substraat met een gate-oxide-laag, een 10 polysilicium-laag op de gate-oxide-laag, een metaalsilicide-laag op de polysilicium-laag, een siliciumnitride-laag op de polysilicium-laag, en een fotoresist-laag die een deel van de siliciumnitride-laag bedekt. Door gebruik te maken van anisotroop plasma-etsen wordt de blootgestelde 15 siliciumnitride-laag verwijderd. Een mengsel van tetrafluormethaan, argon en stikstof wordt gebruikt als een reactief etsmateriaal. Het tetrafluormethaan met een stroomsnelheid van ongeveer 40 sccm tot 80 sccm wordt gebruikt voor het verwijderen van de blootgestelde 20 siliciumnitride-laag. Het argon met een stroomsnelheid van ongeveer 400 sccm tot 800 sccm wordt gebruikt voor deeltjesbombardement. Het stikstof met een stroomsnelheid van ongeveer 20 sccm tot 60 sccm dient voor het vormen van een dunne en harde polymeer-laag op de siliciumnitride-laag.In order to achieve these objects and advantages, and in accordance with the object of the invention, as embodied and generally described herein, the invention is directed to a method of manufacturing a polygate. A semiconductor substrate having a gate oxide layer, a polysilicon layer on the gate oxide layer, a metal silicide layer on the polysilicon layer, a silicon nitride layer on the polysilicon layer is provided, and a photoresist layer covering part of the silicon nitride layer. By using anisotropic plasma etching, the exposed silicon nitride layer is removed. A mixture of tetrafluoromethane, argon and nitrogen is used as a reactive etching material. The tetrafluoromethane at a flow rate of about 40 sccm to 80 sccm is used to remove the exposed silicon nitride layer. The argon with a flow rate of about 400 sccm to 800 sccm is used for particle bombardment. The nitrogen at a flow rate of about 20 sccm to 60 sccm serves to form a thin and hard polymer layer on the silicon nitride layer.

25 Teneinde deze doelstellingen en voordelen te bereiken, en in overeenstemming met het doel van de uitvinding, zoals hierin belichaamd en in het algemeen beschreven, is de uitvinding gericht op een werkwijze voor het vervaardigen van een ondiepe sleufisolatie. Er wordt 30 voorzien in een halfgeleider-substraat met hierop een siliciumnitride en een fotoresist-laag die een deel van de siliciumnitride-laag bedekt. De blootgestelde siliciumnitride-laag wordt verwijderd door middel van anisotroop plasma-etsen, totdat het halfgeleider-substraat 35 wordt blootgesteld. Een mengsel van tetrafluormethaan, argon en stikstof wordt gebruikt als een reactief etsmateriaal. Het ΐ tetrafluormethaan met een stroomsnelheid van ongeveer 40 sccm tot 80 sccm wordt gebruikt voor het verwijderen van de blootgestelde siliciumnitride-laag. Het argon met een 1009202 5 stroomsnelheid van ongeveer 400 seem tot 800 seem wordt gebruikt voor deeltjesbombardement. Het stikstof met een stroomsnelheid van ongeveer 20 seem tot 60 sccm dient voor het vormen van een dunne en harde polymeer-laag op de 5 siliciumnitride-laag. De fotoresist-laag wordt verwijderd.In order to achieve these objects and advantages, and in accordance with the object of the invention, as embodied and generally described herein, the invention is directed to a method of manufacturing a shallow trench insulation. A semiconductor substrate having a silicon nitride and a photoresist layer covering part of the silicon nitride layer is provided. The exposed silicon nitride layer is removed by anisotropic plasma etching until the semiconductor substrate 35 is exposed. A mixture of tetrafluoromethane, argon and nitrogen is used as a reactive etching material. The etra tetrafluoromethane with a flow rate of about 40 sccm to 80 sccm is used to remove the exposed silicon nitride layer. The argon with a 1009202 flow rate of about 400 seem to 800 seem is used for particle bombardment. The nitrogen at a flow rate of about 20 seem to 60 sccm serves to form a thin and hard polymer layer on the silicon nitride layer. The photoresist layer is removed.

Een deel van het blootgestelde halfgeleider-substraat wordt verwijderd voor het vormen van een sleuf. De sleuf wordt gevuld met een isolatiemateriaal.Part of the exposed semiconductor substrate is removed to form a slot. The trench is filled with an insulating material.

Men dient zich te realiseren dat zowel de voorgaande 10 algemene beschrijving als de hierna volgende gedetailleerde beschrijving slechts als voorbeeld en toelichting dienen, en niet als een beperking van de uitvinding zoals die in de conclusies is aangegeven.It should be realized that both the foregoing general description and the following detailed description serve only as an example and explanation, and not as a limitation of the invention as set forth in the claims.

15 KORTE OMSCHRIJVING VAN DE TEKENING15 BRIEF DESCRIPTION OF THE DRAWING

Fig. 1 toont een conventioneel vervaardigingsproces voor een poly-gate; de fig. 2a en 2b tonen een conventionele werkwijze voor het vervaardigen van een ondiepe sleufisolatie; 20 de fig. 3a en 3b tonen een werkwijze voor het vervaardigen van een poly-gate in een voorkeursuitvoeringsvorm in overeenstemming met de uitvinding; en de fig. 4a tot 4c tonen een werkwijze voor het 25 vervaardigen van een ondiepe sleufisolatie in een voorkeursuitvoeringsvorm in overeenstemming met de uitvinding.Fig. 1 shows a conventional poly-gate manufacturing process; Figures 2a and 2b show a conventional method for manufacturing a shallow trench insulation; Figures 3a and 3b show a method of manufacturing a polygate in a preferred embodiment in accordance with the invention; and Figures 4a to 4c show a method for manufacturing a shallow trench insulation in a preferred embodiment in accordance with the invention.

BESCHRIJVING VAN DE VOORKEURSUITVOERINGSVORMEN 30 In de fig. 3a en 3b wordt een werkwijze getoond voor het vervaardigen van een poly-gate in de eerste voorkeursuitvoeringsvorm in overeenstemming met de uitvinding.DESCRIPTION OF THE PREFERRED EMBODIMENTS Figures 3a and 3b show a method of manufacturing a polygate in the first preferred embodiment in accordance with the invention.

Er wordt, onder verwijzing naar fig. 3a, voorzien in 35 een halfgeleider-substraat 300 met hierop een isolatiestructuur 301, bijvoorbeeld een veldoxide-laag, een gate-oxide-laag 302, een eerste polysilicium-laag 303 en 303a op respectievelijk de gate-oxide-laag 302 en de isolatiestructuur 301, en metaalsilicide-lagen 304 en 304a, 10 09 2 0 2 6 bijvoorbeeld wolfraamsilicide-lagen, op respectievelijk de polysilicium-lagen 303 en 303a.Referring to Fig. 3a, there is provided a semiconductor substrate 300 having an insulating structure 301 thereon, for example, a field oxide layer, a gate oxide layer 302, a first polysilicon layer 303 and 303a, respectively, on the gate oxide layer 302 and the insulating structure 301, and metal silicide layers 304 and 304a, for example, tungsten silicide layers, on the polysilicon layers 303 and 303a, respectively.

Over het halfgeleider-substraat 300 wordt, onder verwijzing naar fig. 3b, een siliciumnitride-laag gevormd.With reference to Fig. 3b, a silicon nitride layer is formed over the semiconductor substrate 300.

5 Een fotoresist-laag (niet getoond) wordt gedefinieerd en uitgericht met de polysilicium-lagen 303 en 303a op de siliciumnitride-laag teneinde een deel van de siliciumnitride-laag te bedekken. De blootgestelde siliciumnitride-laag wordt verwijderd door middel van 10 anisotroop plasma-etsen. Een mengsel van tetrafluormethaan, argon en stikstof wordt gebruikt als een reactief etsmateriaal. Het tetrafluormethaan met een stroomsnelheid van ongeveer 40 sccm tot 80 sccm wordt gebruikt voor het verwijderen van de blootgestelde siliciumnitride-laag. Het 15 argon met een stroomsnelheid van ongeveer 400 sccm tot 800 sccm wordt gebruikt voor deeltjesbombardement. Het stikstof met een stroomsnelheid van ongeveer 20 sccm tot 60 sccm dient voor het vormen van een dunne en harde polymeer-laag op de siliciumnitride-laag. Zoals in de figuur is getoond, worden, 20 na het verwijderen van de fotoresist-laag, op de metaalsilicide-laag 304 en 304a opeenvolgend een siliciumnitride-kaplaag 305, 305a en een polymeer-laag 306, 306a gevormd.A photoresist layer (not shown) is defined and aligned with the polysilicon layers 303 and 303a on the silicon nitride layer to cover part of the silicon nitride layer. The exposed silicon nitride layer is removed by anisotropic plasma etching. A mixture of tetrafluoromethane, argon and nitrogen is used as a reactive etching material. The tetrafluoromethane at a flow rate of about 40 sccm to 80 sccm is used to remove the exposed silicon nitride layer. The argon with a flow rate of about 400 sccm to 800 sccm is used for particle bombardment. The nitrogen at a flow rate of about 20 sccm to 60 sccm serves to form a thin and hard polymer layer on the silicon nitride layer. As shown in the figure, after removing the photoresist layer, a silicon nitride cap layer 305, 305a and a polymer layer 306, 306a are successively formed on the metal silicide layers 304 and 304a.

Door middel van het bovengenoemde etsproces wordt de 25 CD-voorinstelling van de siliciumnitride-laag effectief verbeterd. Bovendien wordt een dunne en harde polymeer-laag gevormd op de siliciumnitride-laag. In het daaropvolgende metallisatie-proces voor het vormen van een verbinding, bijvoorbeeld een metaal-plug, wordt de diepte van de 30 verbinding vergroot, zodat het oppervlaktegebied groter wordt. Bijgevolg neemt de capaciteit toe en wordt de werkingssnelheid van de component verhoogd.The CD etching of the silicon nitride layer is effectively improved by the above etching process. In addition, a thin and hard polymer layer is formed on the silicon nitride layer. In the subsequent metallization process for forming a joint, for example a metal plug, the depth of the joint is increased so that the surface area increases. Consequently, the capacity increases and the operating speed of the component is increased.

In de fig. 4a tot 4c wordt een werkwijze getoond voor het vervaardigen van een ondiepe sleufisolatie in de 35 tweede uitvoeringsvorm in overeenstemming met de uitvinding.Figures 4a to 4c show a method of manufacturing a shallow trench insulation in the second embodiment in accordance with the invention.

Er wordt, onder verwijzing naar fig. 4a, voorzien in een halfgeleider-substraat 400 met hierop een ! siliciumnitride-laag 401 en een fotoresist-laag 402 die een j deel van de siliciumnitride-laag bedekt. Het halfgeleider- 10 09 2 0 2 7 substraat 400 dat wordt bedekt door de blootgestelde siliciumnitride-laag 401 is een vooraf bepaald gebied voor het vormen van een ondiepe sleufisolatie.Referring to Fig. 4a, a semiconductor substrate 400 is provided having a silicon nitride layer 401 and a photoresist layer 402 covering part of the silicon nitride layer. The semiconductor substrate 400 covered by the exposed silicon nitride layer 401 is a predetermined area for forming a shallow trench insulation.

De blootgestelde siliciumnitride-laag wordt, onder 5 verwijzing naar fig. 4b, verwijderd door middel van anisotroop plasma-etsen, totdat het halfgeleider-substraat wordt blootgesteld. Een mengsel van tetrafluormethaan, argon en stikstof wordt gebruikt als een reactief etsmateriaal. Het tetrafluormethaan met een stroomsnelheid van ongeveer 40 sccm 10 tot 80 sccm wordt gebruikt voor het verwijderen van de blootgestelde siliciumnitride-laag. Het argon met een stroomsnelheid van ongeveer 400 sccm tot 800 sccm wordt gebruikt voor deeltjesbombardement. Het stikstof met een stroomsnelheid van ongeveer 20 sccm tot 60 sccm dient voor 15 het vormen van een dunne en harde polymeer-laag op de siliciumnitride-laag. Door middel van het bovengenoemde reactief etsmateriaal wordt de vorming van een fluoride-laag voorkomen, zodat de vorming van een gate-oxide in het daaropvolgende proces niet wordt beïnvloed. De fotoresist-20 laag 402 wordt vervolgens verwijderd, en de resulterende structuur is zoals is getoond in de figuur.The exposed silicon nitride layer, with reference to Fig. 4b, is removed by anisotropic plasma etching until the semiconductor substrate is exposed. A mixture of tetrafluoromethane, argon and nitrogen is used as a reactive etching material. The tetrafluoromethane at a flow rate of about 40 sccm 10 to 80 sccm is used to remove the exposed silicon nitride layer. The argon with a flow rate of about 400 sccm to 800 sccm is used for particle bombardment. The nitrogen at a flow rate of about 20 sccm to 60 sccm serves to form a thin and hard polymer layer on the silicon nitride layer. By means of the above-mentioned reactive etching material, the formation of a fluoride layer is prevented, so that the formation of a gate oxide in the subsequent process is not affected. The photoresist-20 layer 402 is then removed, and the resulting structure is as shown in the figure.

Door gebruik te maken van een conventionele werkwijze wordt, onder verwijzing naar fig. 4c, een deel van het blootgestelde halfgeleider-substraat 400 verwijderd voor 25 het vormen van een sleuf. Door het vullen van de sleuf met een isolatiemateriaal, bijvoorbeeld oxide, wordt een ondiepe sleufisolatie 403 gevormd.Using a conventional method, referring to Fig. 4c, part of the exposed semiconductor substrate 400 is removed to form a slot. By filling the slot with an insulating material, for example oxide, a shallow slot insulation 403 is formed.

Het is daarom een kenmerk van de uitvinding om te voorzien in een ets-werkwijze met een mengsel van 30 tetrafluormethaan, argon en stikstof als een reactief etsmateriaal. Het tetrafluormethaan met een stroomsnelheid van ongeveer 40 sccm tot 80 sccm wordt gebruikt voor het verwijderen van de blootgestelde siliciumnitride-laag. Het argon met een stroomsnelheid van ongeveer 400 sccm tot 800 35 sccm wordt gebruikt voor deeltjesbombardement. Het stikstof met een stroomsnelheid van ongeveer 20 sccm tot 60 sccm dient voor het vormen van een dunne en harde polymeer-laag op de siliciumnitride-laag. Door gebruik te maken van de werking van het reactieve etsmateriaal wordt de CD-voorinstelling van 1009 2 0 2 8 de siliciumnitride-laag effectief verbeterd. Terwijl een poly-gate wordt vervaardigd, wordt een dunne polymeer-laag gevormd op de siliciumnitride-kaplaag voor het vergroten van de diepte van een daaropvolgend gevormde verbinding. Aldus 5 neemt de capaciteit van de verbinding toe, en bijgevolg wordt de werkingssnelheid van de component verhoogd. Gedurende de vorming van een smalle sleufisolatie, door gebruikmaking van het reactieve etsmateriaal van de uitvinding, wordt, anderzijds, de vorming van een fluoride-laag voorkomen.It is therefore a feature of the invention to provide an etching process using a mixture of tetrafluoromethane, argon and nitrogen as a reactive etching material. The tetrafluoromethane at a flow rate of about 40 sccm to 80 sccm is used to remove the exposed silicon nitride layer. The argon at a flow rate of about 400 sccm to 800 35 sccm is used for particle bombardment. The nitrogen at a flow rate of about 20 sccm to 60 sccm serves to form a thin and hard polymer layer on the silicon nitride layer. By utilizing the action of the reactive etching material, the CD preset of 1009 2 0 2 8 the silicon nitride layer is effectively improved. While a polygate is being manufactured, a thin polymer layer is formed on the silicon nitride cap layer to increase the depth of a subsequently formed joint. Thus, the capacity of the connection increases, and consequently the operating speed of the component is increased. On the other hand, during the formation of a narrow slot insulation, by using the reactive etching material of the invention, the formation of a fluoride layer is prevented.

10 Daarom wordt de vorming van een gate-oxide-laag in het daaropvolgende proces niet beïnvloed.Therefore, the formation of a gate oxide layer is not affected in the subsequent process.

Andere uitvoeringsvormen van de uitvinding zullen duidelijk zijn aan de deskundigen vanuit een beschouwing van de aanvrage en de praktijk van de hierin beschreven 15 uitvinding. Het is de bedoeling dat de aanvrage en de voorbeelden slechts als voorbeelden worden beschouwd, waarbij het werkelijke kader van de uitvinding door de volgende conclusies wordt aangegeven.Other embodiments of the invention will be apparent to those skilled in the art from a consideration of the application and practice of the invention described herein. The application and examples are intended to be considered as examples only, the real scope of the invention being indicated by the following claims.

i i 10092021009202

Claims (13)

1. Werkwijze voor het etsen van een siliciumnitride-laag, waarbij wordt voorzien in een halfgeleider-substraat die hierop een siliciumnitride-laag en een fotoresist-laag die een deel van de siliciumnitride-laag bedekt, omvat, welke werkwij- 5 ze omvat: het gebruik maken van een mengsel van: a) tetrafluormethaan voor het verwijderen van de blootgestelde siliciumnitride-laag; b) argon voor het deeltjesbombardement; en 10 c) stikstof voor het vormen van een dunne polymeer- laag op de siliciumnitride-laag, waarbij: het tetrafluormethaan een stroomsnelheid van ongeveer 40 sccm tot 80 sccm bezit; 15 het argon een stroomsnelheid van ongeveer 400 sccm tot 800 sccm bezit; en het stikstof een stroomsnelheid van ongeveer 20 sccm tot 60 sccm bezit.1. A method of etching a silicon nitride layer, wherein a semiconductor substrate is provided which comprises a silicon nitride layer thereon and a photoresist layer covering part of the silicon nitride layer, the method comprising: using a mixture of: a) tetrafluoromethane to remove the exposed silicon nitride layer; b) argon for the particle bombardment; and c) nitrogen to form a thin polymer layer on the silicon nitride layer, wherein: the tetrafluoromethane has a flow rate of about 40 sccm to 80 sccm; The argon has a flow rate of about 400 sccm to 800 sccm; and the nitrogen has a flow rate of about 20 sccm to 60 sccm. 2. Werkwijze voor het etsen van een siliciumnitride-20 laag, waarbij wordt voorzien in een halfgeleider-substraat die hierop een siliciumnitride-laag en een fotoresist-laag die een deel van de siliciumnitride-laag bedekt, omvat, welke werkwijze omvat: het verwijderen van de blootgestelde siliciumnitride-25 laag door gebruik te maken van anisotroop plasma-etsen met een mengsel van tetrafluormethaan, argon en stikstof als een reactief etsmateriaal, waarbij: het tetrafluormethaan voor het verwijderen van de blootgestelde siliciumnitride-laag een stroomsnelheid van on-30 geveer 40 sccm tot 80 sccm bezit; het argon voor deeltjesbombardement een stroomsnelheid van ongeveer 400 sccm tot 800 sccm bezit; en het stikstof dat een dunne polymeer-laag op de siliciumnitride-laag vormt een stroomsnelheid van ongeveer 20 sccm 35 tot 60 sccm bezit. 1 009202A method of etching a silicon nitride 20 layer, wherein a semiconductor substrate is provided which comprises a silicon nitride layer thereon and a photoresist layer covering part of the silicon nitride layer, the method comprising: removing of the exposed silicon nitride-25 layer by using anisotropic plasma etching with a mixture of tetrafluoromethane, argon and nitrogen as a reactive etching material, wherein: the tetrafluoromethane to remove the exposed silicon nitride layer at a flow rate of about 30 40 sccm to 80 sccm; the particle bombardment argon has a flow rate of about 400 sccm to 800 sccm; and the nitrogen that forms a thin polymer layer on the silicon nitride layer has a flow rate of about 20 sccm to 35 to 60 sccm. 1 009202 3. Werkwijze voor het vormen van een poly-gate, waarbij wordt voorzien in een halfgeleider-substraat met een gate-oxide-laag, een polysilicium-laag en een metaalsilicidelaag gedefinieerd op de gate-oxide-laag, een siliciumnitridelaag op 5 de metaalsilicide-laag, en een fotoresist-laag die een deel van de siliciumnitride-laag bedekt, welke werkwijze omvat: het verwijderen van de blootgestelde siliciumnitridelaag door gebruik te maken van een mengsel van tetrafluorme-thaan, argon en stikstof als een reactief etsmateriaal; en 10 het verwijderen van de fotoresist-laag.3. A method of forming a polygate, providing a semiconductor substrate having a gate oxide layer, a polysilicon layer and a metal silicide layer defined on the gate oxide layer, a silicon nitride layer on the metal silicide layer, and a photoresist layer covering part of the silicon nitride layer, the method comprising: removing the exposed silicon nitride layer using a mixture of tetrafluoromethane, argon and nitrogen as a reactive etching material; and 10 removing the photoresist layer. 4. Werkwijze volgens conclusie 3, waarbij de blootgestelde siliciumnitride-laag wordt verwijderd door middel van : anisotroop plasma-etsen.The method of claim 3, wherein the exposed silicon nitride layer is removed by: anisotropic plasma etching. 5. Werkwijze volgens conclusie 3, welke verder omvat - 15 het vormen van een polymeer-laag op de siliciumnitride-laag.The method of claim 3, further comprising - forming a polymer layer on the silicon nitride layer. ~ 6. Werkwijze volgens conclusie 3, waarbij: het tetrafluormethaan een stroomsnelheid van ongeveer 40 sccm tot 80 scan bezit; het argon een stroomsnelheid van ongeveer 400 sccm 20 tot 800 sccm bezit; en het stikstof een stroomsnelheid van ongeveer 20 sccm tot 60 sccm bezit.The method of claim 3, wherein: the tetrafluoromethane has a flow rate of about 40 sccm to 80 scan; the argon has a flow rate of about 400 sccm 20 to 800 sccm; and the nitrogen has a flow rate of about 20 sccm to 60 sccm. 7. Werkwijze volgens conclusie 6, waarbij: de functie van het tetrafluormethaan het verwijderen 25 van de blootgestelde siliciumnitride-laag is; het argon dient voor deeltjesbombardement; en het stikstof dient voor het vormen van een dunne polymeer-laag op de siliciumnitride-laag.The method of claim 6, wherein: the function of the tetrafluoromethane is to remove the exposed silicon nitride layer; the argon serves for particle bombardment; and the nitrogen serves to form a thin polymer layer on the silicon nitride layer. 8. Werkwijze voor het vormen van een poly-gate, waar-30 bij wordt voorzien in een halfgeleider-substraat met een gate- oxide-laag, een polysilicium-laag en een metaalsilicidelaag die zijn gedefinieerd op de gate-oxide-laag, een siliciumnitride-laag op de metaalsilicide-laag, en een fotoresist-laag die een deel van de siliciumnitride-laag bedekt, welke werk-35 wijze omvat: het verwijderen van de blootgestelde siliciumnitride-laag door gebruik te maken van anisotroop plasma-etsen met een I mengsel van tetrafluormethaan, argon en stikstof als een reac- •| tief etsmateriaal; 1 008202 het vormen van een dunne polymeer-laag op de silici-umnitride-laag; en het verwijderen van de fotoresist-laag, waarbij: het tetrafluormethaan voor het verwijderen van de 5 blootgestelde siliciumnitride-laag een stroomsnelheid bezit van ongeveer 40 sccm tot 80 sccm; het argon voor deeltjesbombardement een stroomsnelheid bezit van ongeveer 400 sccm tot 800 sccm; en het stikstof voor het vormen van een dunne polymeer-10 laag op de siliciumnitride-laag een stroomsnelheid bezit van ongeveer 20 sccm tot 60 sccm.8. A method of forming a poly gate, wherein a semiconductor substrate having a gate oxide layer, a polysilicon layer and a metal silicide layer defined on the gate oxide layer, is provided silicon nitride layer on the metal silicide layer, and a photoresist layer covering part of the silicon nitride layer, which method comprises: removing the exposed silicon nitride layer by using anisotropic plasma etching with a I mixture of tetrafluoromethane, argon and nitrogen as a reactant sensitive etching material; 1 008202 forming a thin polymer layer on the silicon nitride layer; and removing the photoresist layer, wherein: the tetrafluoromethane for removing the exposed silicon nitride layer has a flow rate of about 40 sccm to 80 sccm; the particle bombardment argon has a flow rate of about 400 sccm to 800 sccm; and the nitrogen for forming a thin polymer-10 layer on the silicon nitride layer has a flow rate of about 20 sccm to 60 sccm. 9. Werkwijze voor het vormen van een ondiepe sleuf-isolatie, waarbij wordt voorzien in een halfgeleidersubstraat met een siliciumnitride-laag en een fotoresist-laag die een 15 deel van de siliciumnitride-laag bedekt, welke werkwijze omvat : het verwijderen van de blootgestelde siliciumnitride-laag door gebruik te maken van anisotroop plasma-etsen met een mengsel van tetrafluormethaan, argon en stikstof als een reac-20 tief etsmateriaal, totdat het halfgeleider-substraat wordt blootgesteld; het verwijderen van de fotoresist-laag; het verwijderen van een deel van het blootgestelde halfgeleider-substraat voor het vormen van een sleuf; en 25 het vullen van de sleuf met een isolatiemateriaal.9. A method of forming a shallow slot insulation, wherein a semiconductor substrate is provided with a silicon nitride layer and a photoresist layer covering a part of the silicon nitride layer, the method comprising: removing the exposed silicon nitride layer by using anisotropic plasma etching with a mixture of tetrafluoromethane, argon and nitrogen as a reactive etching material until the semiconductor substrate is exposed; removing the photoresist layer; removing a portion of the exposed semiconductor substrate to form a slot; and filling the trench with an insulating material. 10. Werkwijze volgens conclusie 9, waarbij de blootgestelde siliciumnitride-laag wordt verwijderd door middel van anisotroop plasma-etsen.The method of claim 9, wherein the exposed silicon nitride layer is removed by anisotropic plasma etching. 11. Werkwijze volgens conclusie 9, waarbij: 30 het tetrafluormethaan een stroomsnelheid van ongeveer 40 sccm tot 80 sccm bezit; het argon een stroomsnelheid van ongeveer 400 sccm tot 800 sccm bezit; en het stikstof een stroomsnelheid van ongeveer 20 sccm 35 tot 60 sccm bezit.The method of claim 9, wherein: the tetrafluoromethane has a flow rate of about 40 sccm to 80 sccm; the argon has a flow rate of about 400 sccm to 800 sccm; and the nitrogen has a flow rate of about 20 sccm to 35 sccm. 12. Werkwijze volgens conclusie 11, waarbij: de functie van het tetrafluormethaan het verwijderen van de blootgestelde siliciumnitride-laag is; het argon dient voor deeltjesbombardement; en 1 009 202 het stikstof dient voor het vormen van een dunne po-lymeer-laag op de siliciumnitride-laag.The method of claim 11, wherein: the function of the tetrafluoromethane is to remove the exposed silicon nitride layer; the argon serves for particle bombardment; and the nitrogen serves to form a thin polymer layer on the silicon nitride layer. 13. Werkwijze voor het vormen van een ondiepe sleuf-isolatie, waarbij wordt voorzien in een halfgeleidersubstraat 5 met een siliciumnitride-laag en een fotoresist-laag die een deel van de siliciumnitride-laag bedekt, welke werkwijze omvat : het verwijderen van de blootgestelde siliciumnitride-laag door gebruik te maken van anisotroop plasma-etsen met een 10 mengsel van tetrafluormethaan, argon en stikstof als een reactief etsmateriaal, totdat het halfgeleider-substraat wordt blootgesteld; het verwijderen van de fotoresist-laag; het verwijderen van een deel van het blootgestelde 15 halfgeleider-substraat voor het vormen van een sleuf; en het vullen van de sleuf met een isolatiemateriaal, waarbij: het tetrafluormethaan voor het verwijderen van de blootgestelde siliciumnitride-laag een stroomsnelheid bezit 20 van ongeveer 40 sccm tot 80 sccm; het argon voor deeltjesbombardement een stroomsnelheid bezit van ongeveer 400 sccm tot 800 sccm; en het stikstof voor het vormen van een dunne polymeer-laag op de siliciumnitride-laag een stroomsnelheid bezit van 25 ongeveer 20 sccm tot 60 sccm. 1 009203 "I13. A method of forming a shallow slot insulation, wherein a semiconductor substrate 5 is provided with a silicon nitride layer and a photoresist layer covering part of the silicon nitride layer, which method comprises: removing the exposed silicon nitride layer by using anisotropic plasma etching with a mixture of tetrafluoromethane, argon and nitrogen as a reactive etching material until the semiconductor substrate is exposed; removing the photoresist layer; removing a portion of the exposed semiconductor substrate to form a slot; and filling the trench with an insulating material, wherein: the tetrafluoromethane for removing the exposed silicon nitride layer has a flow rate of about 40 sccm to 80 sccm; the particle bombardment argon has a flow rate of about 400 sccm to 800 sccm; and the nitrogen for forming a thin polymer layer on the silicon nitride layer has a flow rate of about 20 sccm to 60 sccm. 1 009203 "I
NL1009202A 1998-03-09 1998-05-19 Method for etching silicon nitride. NL1009202C2 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
GB9809769A GB2337026B (en) 1998-03-09 1998-05-07 Method of etching silicon nitride
DE19821452A DE19821452B4 (en) 1998-03-09 1998-05-13 A method of making a shallow trench isolation in a semiconductor substrate
NL1009202A NL1009202C2 (en) 1998-03-09 1998-05-19 Method for etching silicon nitride.
JP10139493A JPH11283964A (en) 1998-03-09 1998-05-21 Etching method of silicon nitride
FR9806530A FR2775830B1 (en) 1998-03-09 1998-05-25 PROCESS FOR ATTACKING SILICON NITRIDE

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
TW87103397 1998-03-09
TW87103397 1998-03-09
GB9809769 1998-05-07
GB9809769A GB2337026B (en) 1998-03-09 1998-05-07 Method of etching silicon nitride
NL1009202A NL1009202C2 (en) 1998-03-09 1998-05-19 Method for etching silicon nitride.
NL1009202 1998-05-19

Publications (1)

Publication Number Publication Date
NL1009202C2 true NL1009202C2 (en) 1999-11-22

Family

ID=27269304

Family Applications (1)

Application Number Title Priority Date Filing Date
NL1009202A NL1009202C2 (en) 1998-03-09 1998-05-19 Method for etching silicon nitride.

Country Status (5)

Country Link
JP (1) JPH11283964A (en)
DE (1) DE19821452B4 (en)
FR (1) FR2775830B1 (en)
GB (1) GB2337026B (en)
NL (1) NL1009202C2 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5269879A (en) * 1991-10-16 1993-12-14 Lam Research Corporation Method of etching vias without sputtering of underlying electrically conductive layer
EP0763850A1 (en) * 1995-09-01 1997-03-19 Applied Materials, Inc. Etch process for forming contacts over a silicide layer
EP0805485A2 (en) * 1996-04-29 1997-11-05 Applied Materials, Inc. Method for plasma etching dielectric layers with high selectivity and low microloading effect

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4857140A (en) * 1987-07-16 1989-08-15 Texas Instruments Incorporated Method for etching silicon nitride
US5176790A (en) * 1991-09-25 1993-01-05 Applied Materials, Inc. Process for forming a via in an integrated circuit structure by etching through an insulation layer while inhibiting sputtering of underlying metal
DE4340590A1 (en) * 1992-12-03 1994-06-09 Hewlett Packard Co Trench isolation using doped sidewalls
US5514247A (en) * 1994-07-08 1996-05-07 Applied Materials, Inc. Process for plasma etching of vias
US5728619A (en) * 1996-03-20 1998-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Selective reactive Ion etch (RIE) method for forming a narrow line-width high aspect ratio via through an integrated circuit layer
US5719089A (en) * 1996-06-21 1998-02-17 Vanguard International Semiconductor Corporation Method for etching polymer-assisted reduced small contacts for ultra large scale integration semiconductor devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5269879A (en) * 1991-10-16 1993-12-14 Lam Research Corporation Method of etching vias without sputtering of underlying electrically conductive layer
EP0763850A1 (en) * 1995-09-01 1997-03-19 Applied Materials, Inc. Etch process for forming contacts over a silicide layer
EP0805485A2 (en) * 1996-04-29 1997-11-05 Applied Materials, Inc. Method for plasma etching dielectric layers with high selectivity and low microloading effect

Also Published As

Publication number Publication date
DE19821452B4 (en) 2005-02-17
FR2775830A1 (en) 1999-09-10
GB2337026B (en) 2000-11-08
JPH11283964A (en) 1999-10-15
FR2775830B1 (en) 2002-10-11
DE19821452A1 (en) 1999-09-23
GB9809769D0 (en) 1998-07-08
GB2337026A (en) 1999-11-10

Similar Documents

Publication Publication Date Title
US6596599B1 (en) Gate stack for high performance sub-micron CMOS devices
KR100546378B1 (en) Method of manufacturing transistor having recessed channel
KR101159339B1 (en) Process for forming dual metal gate structures
US7250655B2 (en) MOS transistor having a T-shaped gate electrode
US6468915B1 (en) Method of silicon oxynitride ARC removal after gate etching
US6846716B2 (en) Integrated circuit device and method therefor
EP1646080B1 (en) Etching of structures with high topography
US5766823A (en) Method of manufacturing semiconductor devices
KR100376876B1 (en) Method for forming a self aligned contact in a damascene metal gate
US5976948A (en) Process for forming an isolation region with trench cap
US8765491B2 (en) Shallow trench isolation recess repair using spacer formation process
KR100378839B1 (en) Semiconductor device and manufacturing method thereof
US7008832B1 (en) Damascene process for a T-shaped gate electrode
US7375025B2 (en) Method for forming a metal silicide layer in a semiconductor device
EP0526244B1 (en) Method of forming a polysilicon buried contact
US7176096B1 (en) Transistor gate and local interconnect
US6566236B1 (en) Gate structures with increased etch margin for self-aligned contact and the method of forming the same
NL1009202C2 (en) Method for etching silicon nitride.
JP2004241772A (en) Semiconductor device and method of manufacturing the same
JP2790084B2 (en) Method for manufacturing semiconductor device
US7271091B2 (en) Method for forming metal pattern to reduce contact resistivity with interconnection contact
US6642592B2 (en) Semiconductor device and method for fabricating same
JPH11220122A (en) Manufacture of semiconductor device
US6136663A (en) Method of etching silicon nitride
KR100603509B1 (en) Method for manufacturing semiconductor device

Legal Events

Date Code Title Description
PD2B A search report has been drawn up
V1 Lapsed because of non-payment of the annual fee

Effective date: 20141201