PATRONES DE CALIBRACIÓN DE APARATO RECEPTOR EN FABRICACIÓN
REFERENCIA CRUZADA La presente solicitud está relacionada con las Solicitudes de Patente de Utilidad Norteamericana tituladas "Patrones de Calibración de Aparato Receptor Análogo en Fabricación" y "Patrones de Calibración de Aparato Receptor Generados en Fabricación" presentadas el mismo día que la presente solicitud, y de acuerdo con los números de serie 11/427,745 y 11/427,747, respectivamente, cada una de las cuales está incorporada en su totalidad a la presente invención como referencia. Campo de la Invención La presente descripción se refiere a detección de error en una Terminal de Aparato Receptor, y más específicamente, a la comunicación de datos de video para la detección de errores. Antecedentes de la Invención En la fabricación de cajas de cable, cajas satelitales, televisiones, etc., (referidos colectivamente en la presente invención como terminales de aparatos receptores STTs)), se puede implementar un cierto nivel de control de calidad. Ya que STT puede configurarse para recibir señales de audio, video y/o datos entrantes y facilitar el despliegue de dichas señales, un fabricante puede desear conocer los problemas comunes que
ocurren en los STTs, fabricados, así como el conocimiento de lo común de estos problemas. Más específicamente, se pueden llevar a cabo pruebas de funcionalidad de audio, video, procesamiento y otros aspectos de la STT en un número predeterminado (y/o porcentaje) de STTs durante el proceso de fabricación. Conforme estas pruebas se llevan a cabo, el fabricante puede determinar problemas comunes en las STTs, fabricadas, así como también determinar las formas de reducir el número de problemas con las STTs fabricadas en el futuro. Una de las pruebas que un fabricante puede llevar a cabo en una STT, es una prueba de la señal de salida de video procedente de una STT. Estas pruebas son importantes ya que determina la capacidad de la STT para llevar a cabo su función primaria-el suministro de vídeo para verse en el hogar. Sin embargo, estas pruebas también pueden requerir equipo de prueba que está propenso a fallas, que requiere calibración y mantenimiento continuos y que origina fallas falsas. Asimismo, dichas pruebas pueden únicamente probar partes seleccionadas del circuito de salida de video de la STT o pueden duplicar las pruebas de otras funciones de la. Por lo tanto, existe la necesidad en la industria de atender estas deficiencias e incapacidades. Breve Descripción de ios Dibujos Muchos aspectos de la presente descripción podrán ser mejor comprendidos con referencia a los siguientes dibujos. Los
componentes en los dibujos no están necesariamente a escala, más bien se hace énfasis en ilustrar claramente los principios de la presente descripción. Además, los dibujos, los números de referencia similares designan partes correspondientes a lo largo de las diversas vistas. Aunque las diversas modalidades se describen en relación con estos dibujos, no se pretende limitar la descripción a la modalidad o modalidades aquí descritas. Por el contrario, se pretende cubrir todas las alternativas, modificaciones y equivalentes. La figura 1, es un diagrama de bloque que ilustra componente de ejemplo de una STT digital, que se puede utilizar en una red promedios. La figura 2, es un diagrama de bloque que ilustra componentes de ejemplo de una STT análoga similar a una STT de la figura 1. La figura 3, es un diagrama de bloque que ilustra componentes de ejemplo de una STT análoga de sintonizador múltiple, similar a una STT de la figura 1. La figura 4, es un diagrama de bloque que ilustra componentes de ejemplo que pueden activarse durante una prueba de video de la STT de la figura 1. La figura 5, es un diagrama de bloque que ilustra componentes de ejemplo que pueden activarse durante una prueba de sistema de video de la STT de la figura 1. La figura 6, es un diagrama de bloque que ilustra
componentes de ejemplo que pueden activarse durante una prueba de video interna de la STT de la figura 1. La figura 7, es un diagrama de bloque que ilustra componentes de ejemplo que pueden activarse durante una prueba de video interna de una STT con capacidades DVR, similares a la STT de la figura 1. La figura 8, es un diagrama de bloque que ilustra componentes de ejemplo que pueden activarse durante una prueba de video interna de una STT con el uso de una memoria flash, similar a la STT de la figura 1. La figura 9, es un diagrama de bloque que ilustra componentes de ejemplo que pueden activarse durante una prueba de video interna de una STT con el uso de un procesador de gráficos, y similar a la STT de la figura 1. La figura 10, es un diagrama de bloque que ilustra componentes de ejemplo que pueden activarse durante una prueba de video de la STT de la figura 2. La figura 11, es un diagrama de bloque que ilustra t componentes de ejemplo que se pueden activar durante una prueba de video interna de la STT de la figura 2. La figura 12, es un diagrama de bloque que ilustra componentes de ejemplo que se pueden activar durante una prueba de video interna de la STT de la figura 3. La figura 13, es un diagrama de bloque que ilustra una prueba de video interna que utiliza sistemas de video
componentes similares a la STT de la figura 3. La figura 14, es un diagrama de flujo funcional que ilustra un proceso de ejemplo para probar al menos un componente de una STT, tal como la STT análoga de la figura 3. La figura 15, es un diagrama de flujo que ilustra un proceso de ejemplo utilizado para probar un codificador digital de una STT, similar a la STT de la figura 4. La figura 16A, es un diagrama de flujo que ilustra un proceso de ejemplo utilizado para probar una pluralidad de componentes STT, similares a la STT de la figura 5. La figura 16B, es una continuación del diagrama de flujo de la figura 16A. La figura 17, es un diagrama de flujo que ilustra un proceso de ejemplo utilizado para una prueba de video interno de una STT, tal como la STT de la figura 6. La figura 18, es un diagrama de flujo que ilustra un proceso de ejemplo utilizado para una prueba de video interno de una STT a través del uso de un procesador de gráficos, similar a la STT de la figura 9. La figura 19, es un diagrama de flujo que ilustra un proceso de ejemplo utilizado una prueba de video de una STT análoga, similar a la STT de la figura 10. La figura 20A, es un diagrama de flujo que ilustra un proceso de ejemplo utilizado para una prueba de video interna de una STT análoga similar a la STT de la figura 11.
La figura 20B, es una continuación de un diagrama de flujo de la figura 19A. La figura 21A, es un diagrama de flujo que ilustra un proceso de ejemplo utilizado para una prueba de video interna de una STT análoga con una pluralidad de sintonizadores, similar a la STT de la figura 12. La figura 21B, es una continuación del diagrama de flujo de la figura 20A. La figura 21C, es una continuación del diagrama de flujo de la figura 20B. La figura 22, es un diagrama de flujo que ilustra un proceso de ejemplo utilizado para una prueba de video interna de una STT análoga utilizando infraestructura de reproducción de DVR similar a la STT de la figura 12. La figura 23, es un diagrama de flujo que ilustra un proceso de ejemplo utilizado para una prueba de video interna de una STT análoga que utiliza memoria flash, similar a la STT de la figura 12. La figura 24, es un diagrama de flujo que ilustra un proceso de ejemplo utilizado para una prueba de video interna de una STT análoga, mediante el uso de entradas auxiliares, similares a la STT de la figura 12. Descripción Detallada de ¡a Invención La figura 1, es un diagrama de bloque que ilustra componentes de ejemplo de una STT digital de sintonizador
simple, que se puede utilizar en una red de medios. Más específicamente, la STT 113 se puede utilizar en una red de medios, tal como un Sistema de Televisión de Cable (CTS), red de Protocolo de Internet (IP), red de fibra a hogar, Línea de Suscriptor Digital (DSL), y/o otra red, tal como se describe en la Solicitud No. 11/143,522, la cual está incorporada en su totalidad a la presente invención como referencia. Tal como se ilustra la figura 1, la STT 113 puede configurarse para incluir un sistema de salida de radiofrecuencia (RF) 118, que se puede acoplar a un aparato de despliegue 101, tal como una televisión, un monitor de computadora, etc. El sistema de salida RF 118 se puede configurar para recibir datos de un codificador digital 112. La STT 113 incluye además un sistema de entrada RF 116, el cual se puede configurar para comunicarse con la red de medios 100, que puede o no incluir una punta de cabeza (no mostrado). Tal como se describe con mayor detalle más adelante, el sistema de entrada RF 116 y el sistema de salida RF 118 pueden incluir uno o más componentes tales como un puerto de entrada RF y puerto de salida RF, respectivamente. También se incluye un receptor 105 para recibir comandos del usuario a través de un control remoto 105. La STT 113 también puede incluir un primer sistema de salida análogo 120, un segundo sistema de salida análogo 152, un sistema de salida de video digital 109, y un sistema de entrada análoga 150. Como ejemplos sin limitación, la salida de
video análoga pueden ser señales de banda de base de video auxiliares (CVBS), S-Video, video de componente Y / Pr / Pb de alta definición, video de componente R / G / B, o una combinación de los anteriores. Como otro ejemplo sin limitación, la salida de video digital puede ser una Interfase de Video Digital - Análoga (DVI-A), Interfase de Video Digital -Digital (DVI-D), o Interfase Multimedia de Alta Definición (HDMI). Aunque se ilustra en la figura 1 como sistemas de salida análoga, estos sistemas de entrada y salida pueden incluir cualesquiera sistemas de entrada/salida (l/O) análogos y/o digitales y pueden configurarse para facilitar la comunicación de datos entre la STT y otros aparatos. La STT 113 también puede incluir una infraestructura de almacenamiento de datos, tal como Memoria de Acceso Aleatorio (RAM) 128 (la cual puede incluir RAM Dinámica (DRAM), RAM de Video (VRAM), RAM Estático (SRAM), y/o otros componentes) y memoria flash 126. La RAM 128 puede incluir uno o más programas de software que incluyen el cliente de Grabador de Video Digital (DVR) 146 que recibe y almacena datos de programación recibidos, un procesador de gráficos 148, una aplicación de prueba 144 y un buscador 142. En forma similar, la memoria flash 126 puede incluir un almacén de aplicación de prueba 130, un componente de TV visual 140, y sistema de operación 132, que puede incluir un componente administrador de recursos 138. También se incluye una unidad
de disco duro 124. Tal como un experto en la técnica lo podrá comprender, aunque ciertos componentes de la figura 1 se ilustran como estando almacenados en la memoria flash y otros componentes se ilustran como estando almacenados en RAM, éste no es un ejemplo limitante. Dependiendo de la configuración particular, cualesquiera de estos componentes puede residir ya sea en (o en ambas veces) la memoria flash 126, RAM 128, y la unidad de disco duro 124. Además, también se pueden incluir otros aparatos de almacenamiento (almacenamiento volátil y/o no volátil) en la STT 113 para almacenar y dar acceso a estos y otros componentes. La STT 113 también puede incluir un procesador 102 para ejecutar instrucciones de la memoria flash 126, RAM 128, disco duro 124, y/o otras fuentes. Un decodificador 104 puede incluirse para decodificador datos recibidos, y un desmodulador de Grupo de Expertos de Películas Animadas (MPEG) desmodulador 106 para desmodular los datos recibidos. También se puede incluir un regulador de cuadro 108, un sistema de sintonizador 110, y un codificador digital 112. Se deberá observar que aunque varios componentes se ilustran en la STT 113, es un ejemplo no limitante. Más específicamente, se pueden incluir más o menos componentes para proporcionar funcionalidad a una configuración particular. Además, aunque los componentes de la STT 113 están ajustados en una forma particular, esto también es un ejemplo
no limitante, ya que se también se consideran otras configuraciones. La figura 2, es un diagrama de bloque que ilustra componentes de ejemplo de una STT análoga, similar a una STT de la figura 1. Se deberá observar que este aparato es muy similar a la figura 1, excepto que también puede sintonizar, descodificar y desplegar entradas de video análogas. Tal como se muestra en la STT digital de la figura 1, la STT Análoga 213 incluye un receptor 314, un sistema de entrada RF 316 que puede configurarse para comunicarse con la red de medios 100, que puede incluir una punta de cabeza (no mostrado). También se puede incluir un sistema de salida RF 218 y configurarse para enviar y recibir dato de un aparato de despliegue 101 tal como un televisor, monitor, computadora, etc. La STT análoga 213 también puede incluir un primer sistema de salida análoga 220 y un primer sistema de entrada análoga 222, así como un sistema de salida análoga 252 y un segundo sistema de entrada análoga 254. La STT análoga 213 también puede incluir una entrada auxiliar 250. También en forma similar a la STT digital 113, la STT análoga 213 puede incluir un componente de memoria flash 226, un componente RAM 228 y una unidad de disco duro 224. El componente de memoria flash 226 puede incluir un almacén de aplicación de prueba 233, un componente de TV visual 240, un navegador 234, un sistema de archivos de arranque (BFS) 236 y
un sistema de operación 232 con un administrador de recursos 238. La RAM 228 también puede incluir un cliente DVR 246, un procesador de gráfico 248, un buscador 242, y un componente de aplicación de prueba 234. También se contemplan otras configuraciones y/o componentes. La STT análoga 213 también puede incluir un procesador 202 para ejecutar instrucciones almacenadas en uno o más de los componentes de memoria volátil y no volátil, un descodificador análogo 204, un convertidor análogo a digital 206, un regulador de cuadro 208, un sintonizador 210 y un codificador digital 212. También se pueden incluir otros componentes para proporcionar la funcionalidad deseada. Además, aunque una STT digital 113 se ilustra en la figura 2 y una STT análoga 213 se ilustra en la figura 2, la funcionalidad y/o componentes de estas modalidades pueden incluirse en una sola STT, dependiendo de la configuración. La figura 3, es un diagrama de bloque que ilustra componentes de ejemplo de una STT análoga de sintonizador múltiple, similar a una STT de la figura 1. Se deberá observar que la adición de un segundo conjunto de salidas de video crean nuevas demandas para pruebas. Tal como se ilustra en la figura 3, la STT 313 incluye un receptor 314 y un sistema de entrada RF 316 que puede configurarse para comunicarse con una red de medios 100. Un sistema de salida RF 318 también puede incluirse y configurarse para comunicarse con el aparato
de despliegue 101. La STT análoga 313 también incluye un primer sistema de salida análoga 320, un primer sistema de entrada análoga 322, un segundo sistema de salida análoga 352, un segundo sistema de entrada análoga 354, y un sistema de entrada análoga 350. La STT análoga de sintonizador múltiple 313 también puede incluir memoria flash 326, RAM 328, y de unidad de disco duro 324. La memoria flash 326 también puede incluir el almacenamiento de la aplicación de prueba 333, un componente de TV visual 340, un navegador 334, un componente BFS 336, y un sistema de operación 332, que pueden incluir un administrador de recursos 338. La RAM 328 puede incluir un cliente DVR 346, un procesador de gráficos 340, un buscador 342, y una aplicación de prueba 344. La STT análoga de sintonizador múltiple 313 también puede incluir un procesador 302, un primer descodificador análogo 304a, un segundo descodificador análogo 304b, un primer convertidor de análogo a digital 306a, un segundo convertidor de análogo a digital 306b, un primer regulador de cuadro 308a, un segundo regulador de cuadro 308b, un primer sintonizador 310a, un segundo sintonizador 310b, un primer codificador digital 312a, y un segundo codificador digital 312b. Tal como se describió anteriormente, también se pueden considerar como parte de la presente descripción, más o menos componentes ajustados en cualquiera de una pluralidad de
diferentes configuraciones de STT 313. Se debe observar que aunque la STT de la figura 3 incluye pares de componentes (por ejemplo, descodificador análogo a 304b y descodificador análogo b 304b), éste es un ejemplo no limitante. Dependiendo de la configuración particular, se pueden combinar uno o más de estos pares de componentes en un solo componente para proporcionar la funcionalidad deseada. Se debe observar que aunque el ejemplo no limitante de la figura 3 incluye una pluralidad de sintonizadores, en forma opuesta al ejemplo no limitante de la figura 1, se debe observar que la figura 3 ilustra una configuración con una pluralidad de trayectorias de video. En al menos una modalidad, la pluralidad de trayectorias de video puede configurarse para proporcionar una pluralidad de opciones de prueba de los componentes de la STT 313. Más específicamente debido a que son posibles enrutamientos alternos, las pruebas de la pluralidad de trayectorias con frecuencia son deseadas para confirmar la operación correcta. La figura 4, es un diagrama de bloque que ilustra componentes de ejemplo que pueden activarse durante una prueba de video de la STT de la figura 1. Más específicamente, las capacidades de video de la STT digital 113 se pueden determinar durante el proceso de fabricación incrustando un patrón de prueba de video en un codificador digital 112. Al
acoplar un sistema de medida de video (VMS) 460 al sistema de salida RF 118, el codificador digital 112 puede proporcionar un despliegue relacionado con el patrón de prueba de la medida. Hablando de manera general, aunque este procedimiento de prueba puede abastecer a un fabricante con la capacidad de determinar si el codificador digital 112 está operando en forma adecuada, esta prueba no puede proporcionar información con respecto a otros componentes de la STT digital 113. En operación, el codificador digital 112 puede activarse con un patrón de prueba incrustado. Al momento de la activación, el codificador digital puede enviar una señal de video análoga al sistema de salida RF 118 para ser recibida por la VMS 460. La VMS 460 posteriormente puede desplegar el video para una determinación de si el codificador digital está operando en forma adecuada. También se pueden configurar otras modalidades de modo que la VMS 460 puede llevar a cabo varias pruebas incluyendo, pero sin limitarse a, una prueba de proporción de señal a ruido, respuesta de frecuencia de video, ganancia de cromo/luma, retraso de cruma/luma, amplitud de señal, etc. Se deberá observar que, tal como se ilustra en la figura 4, los componentes activos en la prueba del codificador digital 112 son los componentes ilustrados en las líneas sólidas. Los componentes ilustrados con líneas punteadas (o no incluidos en la figura 4) puede o no ser activados para esta función
particular. La figura 5, es un diagrama de bloque que ilustra componentes de ejemplo que se pueden activar durante una prueba del sistema de video de la STT de la figura 1. La prueba de video en este ejemplo no limitante incluye unir un generador de patrón de prueba 564, un codificador de tiempo real 562, y un Modulador de Amplitud de Cuadratura (QAM) 560 al sistema de entrada RF 161. El generador de patrón de prueba 564 puede generar un patrón de prueba de los componente de video de la STT digital 113. El patrón de prueba puede enviarse al codificador de tiempo real para codificar el patrón de prueba en un formato similar a un formato que puede ser recibido de la red 100. En forma similar, el QAM 560 puede modular el patrón de prueba codificado de acuerdo con un protocolo QAM. La señal modulada posteriormente puede ser enviada al sistema de entrada RF 116. El sistema de entrada RF 116 puede enviar el patrón de prueba recibido del sistema de sintonizador 110 para sintonizar a la STT 113 a un canal deseado asociado con el patrón de prueba. El sistema de sintonizador 110 posteriormente puede enviar el patrón de prueba al desmodulador 106 para desmodulación. El desmodulador 106 puede enviar el patrón de prueba desmodulado al descodificador MPEG 104, el cual puede descodificar el patrón de prueba de acuerdo con un esquema de descodificación MPEG deseado. El descodificador MPEG 104 posteriormente
puede enviar el patrón de prueba descodificado al regulador de cuadro 108. El regulador de cuadro 108 puede enviar el patrón de prueba recibido al codificador digital 112, el cual puede convertir el patrón de prueba digital en una señal de video análoga. El codificador digital 112 envía el patrón de prueba de video análogo a la salida RF 118 para pruebas en el VMS 460. Aunque lo anterior ilustra una configuración, entre otras para probar la calidad de salida de video análoga de una STT únicamente digital, éste y/o otros métodos pueden ser utilizados para probar la otra STT (por ejemplo, STTs satelital, terrestre-digital, etc.). Se debe observar que aunque la configuración anterior puede proporcionar pruebas de video para la STT digital 113, la inclusión del equipo de prueba externo, tal como un generador de patrón de prueba 564, un codificador de tiempo real 562, y QAM 560 pueden proporcionar señales defectuosas. Al proporcionar una señal defectuosa, los errores detectados por el VMS 460 pueden originarse del equipo de prueba, en forma opuesta a la STT digital 113. En dicho escenario, puede surgir una dificultad cuando el VMS 460 detecta un error en la salida de video. Además, simulando una señal de la red 100 a través del equipo de prueba externa, un operador puede probar un gran número de componentes STT según lo desee. Como un ejemplo no limitante, al incluir el sistema de sintonizador 110 y otros
componentes en la prueba de video, un operador puede tener dificultad para determinar la causa de un error. Se debe observar que otras pruebas, tales como rango de señal a ruido y/o o de bit-error pueden probar los sintonizadores digitales. Más específicamente, estas pruebas pueden ser configuradas para probar un sintonizador en aislamiento del resto del sistema. Adicionalmente, el uso de sintonizadores en la prueba de salida de video, puede crear pruebas por duplicado que pueden dirigir en forma incorrecta los esfuerzos de separación. La figura 6, es un diagrama de bloque que ilustra componentes de ejemplo que pueden activarse durante una prueba de video interna de la STT de la figura 1. Más específicamente, en este ejemplo no limitante, la aplicación de prueba 144 en la RAM 128 puede incluir un patrón de prueba. El patrón de prueba almacenado puede incluir un patrón matemáticamente perfecto para comunicarse con el VMS 460. Debido a que la aplicación de prueba incluye este patrón de prueba matemáticamente perfecto, cualquier desviación del patrón de prueba almacenado al patrón de prueba enviado al VMS 460, puede atribuirse a los defectos asociados con uno o más componentes del STT digital 113. En operación, el componente de aplicación de prueba 144 puede enviar el patrón de prueba al descodificador MPEG 104, para descodificación. El descodificador MPEG 104 puede descodificar el patrón de prueba y enviar el patrón de prueba
descodificado al regulador de cuadro 108. El regulador de cuadro 108 puede mantener el patrón de prueba descodificado para el codificador digital 112. El regulador de cuadro 108 posteriormente puede enviar el patrón de prueba al codificador digital 112, el cual puede convertir el patrón de prueba en un video análogo (y/o audio) y enviar la señal análoga al sistema de salida RF 118 y/o los sistemas de salida análoga 320 ó 322. El VMS 460 posteriormente puede probar los componente de video de la STT digital 113. Hablando de manera general, una desviación medible del estándar (asumiendo una calibración correcta del VMS 460), indica generalmente una falla en el circuito de salida de video de STT 113. Adicionalmente ilustrado en el ejemplo no limitante de la figura 6, se encuentra un aparato de cómputo 670, el cual puede estar configurado para enviar los comandos de prueba al procesador 102. Posteriormente el procesador 102 puede facilitar la comunicación del patrón de prueba en RAM 128 al descodificador MPEG 104. El aparato de cómputo 670 también puede enviar comandos al VMS 460 para llevar a cabo cualquiera de una pluralidad de diferentes pruebas de video en la STT digital 113. En al menos un ejemplo no limitante, los comandos pueden originar que el VMS se cambie entre las pruebas del video de banda de base análogo y el video modulado-RF. Al recibir los resultados de las pruebas, el VMS 460 puede enviar estos datos al aparato de cómputo 670, el
cual puede enviar los datos al aparato de almacenamiento 660. Los datos de prueba de una pluralidad de STTs probadas pueden compilarse en el almacén de datos 672 para un análisis posterior. La figura 7, es un diagrama de bloque que ilustra componentes de ejemplo que pueden activarse durante una prueba de video interna de una STT con DVR capacidades, similares a la STT de la figura 1. Más específicamente, en este ejemplo no limitante, el patrón de prueba puede almacenarse en la unidad de disco duro 124, en forma similar a los datos almacenados por el cliente DVR 146. En operación, el procesador 102 puede configurarse para facilitar la ejecución del cliente DVR 146 para propósitos de prueba de video. Al momento de la ejecución del cliente DVR 146, una modalidad de la STT 113 puede configurarse para que el descodificador MPEG 104 lea el patrón de prueba directamente del disco duro 124. Otras modalidades pueden configurarse para que la unidad de disco duro 124 copie el patrón de prueba al componente de aplicación de prueba 144 en la RAM 128. La RAM 128 posteriormente puede enviar al patrón de prueba al descodificador MPEG 104. En forma similar a la configuración de la figura 7, la STT 113 en la figura 8 también se puede configurar de modo que el descodificador MPEG 104 envíe el patrón de prueba al regulador de cuadro 108. El regulador de cuadro 108 puede
enviar el patrón de prueba al codificador digital 112. El codificador digital 112 puede posteriormente convertir el patrón de prueba a video análogo (y/o audio) y enviar la señal análoga al VMS 460 a través del sistema de salida RF 118. La figura 8, es un diagrama de bloque que ilustra componentes de ejemplo que pueden activarse durante una prueba de video interna de una STT con la utilización de memoria flash, similar a la STT de la figura 1. Más específicamente, en este ejemplo no limitante, tal como se describe con referencia a la figura 7, el patrón de prueba puede ser almacenado en el almacén de aplicación de prueba 130, el cual puede recibir en la memoria flash 126. En la figura 8, el patrón de prueba puede proceder como el codificador digital 112 tal como se describe con referencia a la figura 7. Al recibir el patrón de prueba, sin embargo, en el ejemplo no limitante de la figura 8, el codificador digital 112 puede convertir el patrón de prueba recibido en una señal análoga y enviar dicha señal al VMS 460 a través del sistema de salida RF 118. El VMS 460 puede analizar la señal recibida para determinar si la STT 113 está operada en forma adecuada. Además, el aparato de cómputo 670 puede analizar además los datos recibidos y facilitar el almacenamiento de los datos y del almacenamiento de datos 672. Además, tal como se describió anteriormente, el aparato de cómputo 670 también se puede acoplar a la entrada auxiliar 350 para proporcionar comandos de prueba al
procesador 102. La figura 9, es un diagrama de bloque que ilustra componentes de ejemplo que pueden activarse durante una prueba de video interna de una STT con el uso del procesador de gráficos, similar a la STT de la figura 1. Más específicamente, en este ejemplo no limitante, el procesador 102 puede instruir al procesador de gráficos 148 a enviar un patrón de prueba al regulador de cuadro 108. El regulador de cuadro 108 puede mantener el patrón de prueba y enviar al patrón de prueba al codificador digital 112. El codificador digital 112 puede convertir el patrón de prueba recibido en un formato análogo para ser probado por el VMS 460. Sin embargo, utilizando la infraestructura de gráficos puede no probarse el descodificador MPEG 104, lo cual puede ser más complicado y propenso a un ensamble incorrecto. De manera inversa, la prueba puede ser útil si se desea probar por separado la infraestructura de gráficos. Se debe observar que aunque en algunas modalidades, un aparato de cómputo 770 y almacenamiento de datos 664 están acoplados a la STT 113, 213, 313, este es un ejemplo no limitante. Más específicamente, dependiendo de la configuración particular, se puede acoplar un aparato de cómputo 770 y/o almacén de datos 772 a la STT 113, 213, 313, sin embargo esto no debe construirse para que implique que dicha configuración está limitada únicamente a las modalidades
¡lustradas en la presente descripción. La figura 10, es un diagrama de bloque que ilustra componentes de ejemplo que pueden activarse durante una prueba de video de STT de la figura 2. Más específicamente, en dicha configuración, se puede acoplar un generador de patrón de prueba 1060 a un modulador análogo 1062. El generador de patrón de prueba 1060 puede configurarse para generar un patrón de prueba y enviar el patrón de prueba generado al modulador análogo 1062. El modulador análogo 1062 puede modular el patrón de prueba y enviar el patrón de prueba modulado al sistema de entrada RF 216. El sistema de entrada RF 216 puede enviar el patrón de prueba al sintonizador 210. El sintonizador 210 puede sintonizar la STT 213 a uno o más canales relacionados con el patrón de prueba, y enviar el patrón de prueba a un convertidor de análogo a digital 206. El convertidor de análogo a digital 206 puede convertir el patrón de prueba recibido al dominio digital y enviar el patrón de prueba convertido al descodificador análogo 204. El descodificador análogo 204 puede descodificar digitalmente el patrón de prueba análogo convertido y enviar el patrón de prueba descodificado al regulador de cuadro 208. El regulador de cuadro 208 puede enviar al patrón de prueba al codificador digital 212, el cual puede convertir el patrón de prueba del dominio digital en video análogo para el VMS 460. El codificador digital 212 posteriormente puede enviar el patrón de
prueba convertido al VMS 460 a través del sistema de salida RF 218. Tal como se describió anteriormente con respecto a la figura 6, aunque la configuración anterior puede proporcionar capacidades de prueba para la STT análoga 213, la precisión de dicha configuración puede disminuirse debido a la presencia de equipo de prueba externo (por ejemplo, generador de patrón de prueba 1060, modulador análogo 1062, y/o aparatos de conexión que se acoplan al equipo de prueba). Ya que el equipo de prueba externo puede no operar en forma adecuada, puede no configurarse en forma adecuada y/o puede no conectarse en forma adecuada, puede sufrir la precisión de los resultados procedentes de la prueba de video. La figura 11, es un diagrama de bloque que ilustra componentes de ejemplo que se pueden activar durante una prueba de video interna de la STT de la figura 2. Más específicamente, en la STT 213 análoga de la figura 11, el procesador 202 puede instruir al patrón de prueba a ser enviado desde el componente de aplicación de prueba 244 en la RAM 228 al descodificador MPEG 204. El descodificador MPEG 204 puede descodificar el patrón de prueba recibido y enviar el patrón de prueba descodificado al primer regulador de cuadro 208a. El primer regulador de cuadro 208a puede enviar posteriormente el patrón de prueba al primer codificador digital 212a. El primer codificador digital 212a puede convertir el
patrón de prueba recibido en una señal de video (y/o audio) análoga y enviar la señal convertida al modulador RF 218a (el cual puede ser parte del sistema de salida RF 218 de la figura 2). El RF modulador 218a puede modular el patrón de prueba recibido y enviar el patrón de prueba modulado al atenuador 1160 a través del puerto de salida RF 218b (el cual también puede ser parte del sistema de salida RF 218 de la figura 2). El atenuador 1160 puede atenuar el patrón de prueba y enviar el patrón de prueba atenuado a la entrada RF 216b, el cual puede ser parte del sistema de entrada RF 216. El sistema de entrada RF 216 puede enviar el patrón de prueba recibido al sintonizador 210, el cual puede sintonizar la STT análoga 213 a un canal deseado. El atenuador es necesario para variar la fuerza de la señal que está entrando a la entrada RF de la STT bajo prueba. Por ejemplo, permite probar la entrada de video en un bajo nivel de señal. Se debe observar que esto prueba al 100% la trayectoria de la señal análoga con un equipo de prueba muy mínimo (1 atenuador) lo cual es muy conveniente en un ambiente de fábrica. El sintonizador 210 posteriormente puede enviar el patrón de prueba al convertidor de análogo a digital 206. El convertidor de análogo a digital 206 puede convertir el patrón de prueba análogo en un formato digital y enviar el patrón de prueba análogo al descodificador análogo 204. Tal como se describió anteriormente, el descodificador análogo 204 puede
recibir y descodificar digitalmente el patrón de prueba, y enviar el patrón de prueba descodificado al segundo regulador de cuadro 208b. El segundo regulador de cuadro 208b puede enviar el patrón de prueba al segundo codificador digital 212b, el cual puede convertir el patrón de prueba digital en una señal de video análoga. El segundo codificador digital 212b posteriormente puede enviar el patrón de prueba al VMS 460 a través del segundo sistema de componente 252. La figura 12, es un diagrama de bloque que ilustra componentes de ejemplo que pueden activarse durante una prueba de video interna de la STT de la figura 3. Más específicamente, el aparato de cómputo 670 puede enviar un comando al procesador 302 para que el componente de aplicación de prueba 244 envíe un patrón de prueba al primer descodificador digital. El primer descodificador digital puede descodificar el patrón de prueba recibido y enviar el patrón de prueba recibido al primer regulador de cuadro 308a. Se debe observar que el patrón de prueba puede originarse de cualquier medio legible en computadora dentro o conectado a la STT bajo prueba. Los ejemplos no limitantes incluyen un aparato de memoria RAM, Flash, la HDD, o un aparato de memoria USB adherida en forma externa. El primer regulador de cuadro 308a puede enviar el patrón de prueba al primer codificador digital 312a, el cual puede convertir el patrón de prueba recibido en un formato análogo. El
primer codificador digital 312a puede enviar posteriormente el patrón de prueba al modulador RF 318a, el cual puede configurarse para modular la señal análoga y enviar la señal análoga al atenuador 1160 a través de la salida RF 318b. El atenuador 1160 puede atenuar el patrón de prueba y enviar el patrón de prueba atenuado al segundo sintonizador 310b a través del puerto de entrada RF 316b. Este sistema de circuito de "regreso" permite probar en forma simultánea múltiples trayectorias de video. Si surge un video de alta calidad con éxito del final de la cadena de señal, es probable que toda la cadena funcione correctamente. Además de realizarse con una cantidad sustancial de equipo de prueba, la prueba de toda la cadena a la vez, también reduce el tiempo de la prueba. El segundo sintonizador 310b puede sintonizar la STT análoga 312 a un canal deseado del patrón de prueba y puede enviar el patrón de prueba a un segundo convertidor de análogo a digital 306b. El segundo convertidor de análogo a digital 306b puede convertir el patrón de prueba en un formato digital y puede enviar el patrón de prueba convertido a un segundo descodificador análogo 304b. El segundo descodificador análogo 304b puede descodificar el patrón de prueba y enviar el patrón de prueba descodificada al segundo regulador de cuadro 308b. El segundo regulador de cuadro 308b puede enviar el patrón de prueba al segundo codificador digital 312b. El segundo codificador digital 312b puede convertir el patrón de
prueba a un formato análogo y enviar el patrón de prueba convertido al VMS 460 a través del segundo sistema de salida 352. El VMS 460 puede analizar el patrón de prueba recibido para determinar errores en la STT análoga 313. El aparato de cómputo 670 puede facilitar este análisis y puede enviar datos relacionados con este análisis al almacenamiento de datos 672.
Además, si un operador decide probar las capacidades de video de una trayectoria de video diferente (por ejemplo, uno que incluye el primer sintonizador 310a), el operador puede configurar la prueba de video de modo que el segundo codificador digital 312b esté acoplado al modulador RF 318a y el primer sintonizador 310a está acoplado al puerto de entrada RF 316b. Además, el primer codificador digital 312a está acoplado al VMS 460 a través del primer sistema de salida análoga 320. Tal como se describe con mayor detalle más adelante, la corrida del patrón de prueba de la RAM 328 en esta configuración puede probar otros componentes en la STT análoga 213. Además, algunas modalidades pueden configurarse para activar un cliente DVR 346 para enviar un patrón de prueba de la unidad de disco duro a un primer descodificador análogo 304a, a través infraestructura DVR. En forma similar, se pueden configurar algunas modalidades para almacenar el almacén de aplicación de prueba 330 en la memoria flash 326 para enviar un patrón de prueba a un primer descodificador análogo 304a.
La figura 13 es un diagrama de bloque que ilustra una prueba de video interna que utiliza sistemas de video componentes, similares a la STT de la figura 4. Más específicamente, el aparato de cómputo 670 puede facilitar la comunicación de patrón de prueba de la RAM 328 al primer descodificador 304a. El primer descodificador 304a puede descodificar el patrón de prueba recibido y enviar el patrón de prueba descodificado a un primer regulador de cuadro 308a. El primer regulador de cuadro 308a puede enviar el patrón de prueba recibido a un primer codificador digital 312a, el cual puede codificar el patrón de prueba y enviar el patrón de prueba codificado a un primer sistema de salida análoga 320. El primer sistema de salida análoga 320 puede acoplarse a un primer sistema de entrada análoga 322, el cual puede facilitar la comunicación del patrón de prueba a un segundo convertidor de análogo a digital 306b. Se debe observar que la descripción anterior proporciona una forma, entre otras, de auto-probar una entrada auxiliar. El segundo convertidor de análogo a digital 306b puede convertir el patrón de prueba del formato análogo a digital y puede enviar el patrón de prueba a un segundo descodificador análogo 304b. El segundo descodificador análogo 304b puede descodificar el patrón de prueba y enviar el patrón de prueba descodificado a un segundo regulador de cuadro 308b. El segundo regulador de cuadro 308b puede enviar el patrón de
prueba a un segundo codificador digital 312b, el cual puede codificar el patrón de prueba y enviar el patrón de prueba codificado a un VMS 460 a través de un sistema de salida análoga 352. El VMS 460 puede analizar el patrón de prueba recibido para determinar si la STT análoga 213 está operando en forma adecuada. El aparato de cómputo 660 puede facilitar este análisis, así como facilitar el almacenamiento del análisis del almacenamiento de datos 662. La figura 14, es un diagrama de flujo funcional que ilustra un proceso de ejemplo para probar al menos un componente de una STT, tal como la STT análoga de la figura 3. Más específicamente, en al menos un ejemplo no limitante, la entrada RF 1416 puede acoplarse a, y enviar datos al extremo frontal RF 1411. Además, el extreme frontal RF 1411 puede recibir datos modulados, los cuales pueden incluir una corriente de transporte. El extremo frontal RF 1411 puede enviar los datos modulados a uno o más de los sintonizadores 1410a, 1410b, y 1410c, los cuales pueden sintonizar a una frecuencia de banda de base y enviar los datos recibidos a uno o más de los convertidores de análogo a digital 1406a, 1406b, y 1406c. Si los datos en los sintonizadores 1410 incluyen datos en el dominio análogo, los convertidores de análogo a digital 1406 pueden enviar datos análogos al descodificador análogo 1405, el cual puede descodificar los datos y enviar al codificador MPEG 1413. El codificador MPEG 1413 puede codificar los
datos y enviar los datos codificados a una unidad de disco duro 1424, la cual está acoplada a un regulador RAM 1415. Si los datos en uno o más de los sintonizadores 1410 incluyen datos en el dominio digital, los convertidores de análogo a digital 1406 pueden enviar los datos digitales a un desmodulador y desencriptador digital 1408, el cual puede desmodular y/o desencriptar los datos recibidos. Sin importar que los datos de los sintonizadores 1410 incluyan datos análogos o datos digitales, el componente de mezclado y enrutamiento 1417 puede recibir los datos y enrutar los datos recibidos al descodificador MPEG A o descodificador MPEG B para la descodificación. Los datos descodificados pueden enviarse al componente de mezclado, enrutamiento, composición de reguladores de cuadro (MRCFB) 1489. El MRCFB 1489 puede configurarse para recibir datos desmodulados y enrutar los datos a una o más de las salidas. Además, MRCFB 1489 puede configurarse para mezclar gráficos recibidos del procesador GRFX 1448 con video recibido del descodificador MPEG 1404. Los datos del MRCFB 1489 pueden enviarse a la salida de video digital 1452b y/o codificador digital 1412, el cual puede codificar los datos recibidos y enviarlos al video análogo A 1420a y/o video análogo B 1452b.
También incluidos en el ejemplo no limitante de la figura 14 están la memoria flash 1426, RAM 1428, procesador 1402, comunicación con el equipo de prueba 1479, y comunicación
1499. En operación, un patrón de prueba puede recibirse en el regulador RAM 1415 de la memoria flash 1426 y/o RAM 1428, o generarse a través del procesador 1402. Posteriormente los datos pueden prepararse para despliegue, tal como se describió anteriormente. La comunicación con el componente del equipo de prueba 1402 posteriormente se puede comunicar con el procesador 1402 para determinar si la STT está operando en forma adecuada La figura 15, es un diagrama de flujo que ilustra un proceso de ejemplo que puede utilizarse para probar un codificador digital de una STT, similar a la STT de la figura 4. En el bloque 1570, se incrusta un patrón de prueba en el codificador digital 112. Un operador puede acoplar posteriormente un Sistema de Medida de Video (VMS) 460 a un sistema de salida RF de la STT digital 113 (bloque 1572). El VMS 460 posteriormente puede recibir el patrón de prueba en la forma de un despliegue visual y/o como datos para análisis para determinar si el codificador digital 112 está operando en forma adecuada (bloque 1574). Tal como se describió anteriormente, aunque dicha técnica puede proporcionar a un operador la capacidad de determinar si el codificador digital 112 está operando en forma adecuada, no se probaron otros componentes de la STT digital 113. Debido a que pueden no probarse otros componentes configurados también para desplegar video. El proceso puede ser repetido
para una o más permutas de entradas, descodificadores, reguladores de cuadro, salidas, etc. La figura 16A, es un diagrama de flujo que ilustra un proceso de ejemplo que puede ser utilizado para probar una pluralidad de componentes STT, tal como los descritos con respecto a la STT de la figura 5, entre otros. Más específicamente, en el bloque 1670, un generador de patrón de prueba 564 genera un patrón de prueba. Posteriormente un codificador de tiempo real 562 puede recibir el patrón de prueba del generador del patrón de prueba 664 (bloque 1672). El codificador de tiempo real 562 puede convertir el patrón de prueba en un formato digital (bloque 1674) y enviar el patrón de prueba convertido a un QAM 560. El QAM modula el patrón de prueba convertido (bloque 1676) y envía el patrón de prueba modulado a un sintonizador 110. El sintonizador 110 recibe el patrón de prueba modulado y sintoniza la STT digital 113 a un canal deseado (bloque 1678). El diagrama de flujo posteriormente puede proceder al bloque de salto 1679, el cual continua en la figura 16 B. La figura 16B, es una continuación del diagrama de flujo de la figura 16A. A partir del bloque de salto 1679, el bloque de salto 1681 procede al bloque 1680, en donde un desmodulador 106 recibe el patrón de prueba del sintonizador 110 y desmodula el patrón de prueba (bloque 1680). Un descodificador 104 recibe el patrón de prueba del desmodulador
106 y descodifica el patrón de prueba (bloque 1682). Posteriormente un regulador de cuadro 108 recibe el patrón de prueba descodificado y mantiene el patrón de prueba para el suministro a un codificador digital 112 (bloque 1684). El codificador digital 112 recibe el patrón de prueba y convierte el patrón de prueba recibido en una señal de video análoga (y/o señal de audio) tal como se muestra en el bloque 1686. Un VMS 460 posteriormente puede recibir y medir el patrón de prueba convertido (bloque 1688). La figura 17, es un diagrama de flujo que ilustra un proceso de ejemplo utilizado para una prueba de video interna de una STT, tal como la STT de la figura 6. Más específicamente, en el bloque 1770, se almacena un patrón de prueba en la RAM 228. La RAM 228 puede enviar el patrón de prueba en la forma de una corriente de transporte a un descodificador, tal como el descodificador MPEG 428. El descodificador 428 puede descodificar el patrón de prueba recibido y enviar el patrón de prueba descodificado a un regulador de cuadro 208 (bloque 1772). El regulador de cuadro 208 recibe el patrón de prueba y mantiene el patrón de prueba para un codificador digital 212 (bloque 1774). El codificador digital 212 recibe el patrón de prueba del regulador de cuadro y convierte el patrón de prueba en una señal de video (y/o audio) análoga (bloque 1776). El codificador digital posteriormente envía la señal de video (y/o audio) análoga a un VMS 460
(bloque 1778). Se debe observar que aunque el bloque 1770 ilustra que el patrón de prueba se almacena en la Ram 228, este es un ejemplo no limitante. Más específicamente, tal como se describe en la presente invención, se puede almacenar un patrón de prueba en cualquier componente de memoria volátil y/o no volátil, incluyendo pero sin limitarse a un aparato de almacenamiento DVR, unidad de disco duro, etc. Además, tal como se describe más adelante, se puede generar un patrón de prueba para probar uno o más componentes de una STT. La figura 18, es un diagrama de flujo que ilustra un proceso de ejemplo utilizado para una prueba de video interna de una STT mediante la utilización de un procesador de gráficos, similar a la STT de la figura 9. Más específicamente, en el bloque 1870, un procesador 102 puede crear un patrón de prueba mediante un procesador de gráficos. Posteriormente el procesador 102 puede dirigir a un procesador de gráficos 148 para enviar el patrón de prueba al regulador de cuadro 108 (bloque 1872). Al momento de recibir el patrón de prueba, el regulador de cuadro 108 puede mantener el patrón de prueba para el codificador digital 112 (bloque 274). El codificador digital 112 puede recibir el patrón de prueba del regulador de cuadro 108 y puede convertir la prueba a video análogo (y/o audio), tal como se ilustra en el bloque 1876. El codificador digital 112 posteriormente puede enviar el video análogo (y/o
audio) a un VMS 460 (bloque 1878). La figura 19, es un diagrama de flujo que ilustra un proceso de ejemplo utilizado para una prueba de video de una STT análoga, similar a la STT de la figura 10. Más específicamente, en el bloque 1970, un generador de patrón de prueba 1060 puede generar el patrón de prueba. Un modulador análogo 1062 puede recibir el patrón de prueba del generador 1060. Al recibir el patrón de prueba, el modulador análogo 1062 puede modular el patrón de prueba (bloque 1972). Un sintonizador 210 puede recibir posteriormente el patrón de prueba modulado y sintonizar la STT análoga 213 a un canal deseado (bloque 1974). Un convertidor análogo a digital 206 puede recibir el patrón de prueba y convertir el patrón de prueba análogo en el dominio digital (bloque 1976). Posteriormente un descodificador análogo 204 puede recibir el patrón de prueba y descodificar digitalmente el patrón de prueba recibido (bloque 1978). Un regulador de cuadro 208 puede recibir y mantener el patrón de prueba descodificado de un codificador digital 212 (bloque 1980). El codificador digital 212 posteriormente puede recibir el patrón de prueba del regulador de cuadro 208, y convertir el patrón de prueba en una señal de video y/o audio análoga (bloque 1980). Posteriormente un VMS 460 puede recibir el video (y/o audio) del codificador digital 212 (bloque 1982).
La figura 20A, es un diagrama de flujo que ilustra un proceso de ejemplo utilizado para una prueba de video interna de una STT análoga, similar a la STT de la figura 11. Más específicamente, en el bloque 2070, un descodificador 204 recupera un patrón de prueba de la RAM 228. Además, el descodificador 204 puede descodificar digitalmente el patrón de prueba recuperado (bloque 2070). Un primer regulador de cuadro 208a puede recibir el patrón de prueba descodificado del descodificador 204 y puede mantener el patrón de prueba de un primer codificador digital 212a (bloque 2072). El primer codificador digital 212a posteriormente puede recibir el patrón de prueba del primer regulador de cuadro 208a y convertir el patrón de prueba recibido a un formato análogo (bloque 2074). Un modulador de Radio Frecuencia (RF) 218a puede recibir el patrón de prueba análogo del primer codificador digital 212a. El modulador RF 218a puede convertir posteriormente el patrón de prueba en una señal RF (bloque 2076). Un atenuador 1160 que está acoplado a una entrada RF 216b y a una salida RF 218b puede recibir el patrón de prueba del modulador RF 218a (a través del atenuador 1260), y enviar el patrón de prueba al sintonizador 210 (bloque 2078). El diagrama de flujo puede proceder posteriormente a la figura 20B mediante el bloque de salto 2080. La figura 20B, es una continuación del diagrama de flujo de la figura 20A. Más específicamente, del bloque de salto
2082, el sintonizador 210 recibe el patrón de prueba a través de una entrada RF 216b y sintoniza la STT análoga 213 a un canal deseado (bloque 2084). Un convertidor de análogo a digital 206 puede recibir el patrón de prueba del sintonizador y convertir el patrón de prueba al dominio digital (bloque 2086). Un descodificador 204 puede recuperar el patrón de prueba del convertidor análogo a digital 206 y descodificar el patrón de prueba recuperado (bloque 2088). Posteriormente un segundo regulador de cuadro 208b puede recibir el patrón de prueba del descodificador y mantener el patrón de prueba descodificado para un segundo codificador digital 112b (bloque 2090). El segundo codificador digital 112b recibe el patrón de prueba del segundo regulador de cuadro 108b y convierte el patrón de prueba en un formato análogo (bloque 2092). Posteriormente un VMS 460 puede recibir el patrón de prueba del segundo codificador digital 112b para el análisis de la operación de la STT análoga 213 (bloque 2094). La figura 20A, es un diagrama de flujo que ilustra un proceso de ejemplo utilizado para una prueba de video interna de una STT análoga con una pluralidad de sintonizadores, similar a la STT de la figura 12. Más específicamente, en el bloque 2070a, un descodificador 304a puede recuperar un patrón de prueba de la RAM 328. El descodificador 304a posteriormente puede descodificar digitalmente el patrón de prueba recuperado (bloque 2070a). Un primer regulador de
cuadro 108a puede recibir el patrón de prueba descodificado del descodificador 304a y mantener el patrón de prueba para un primer codificador digital 112a (bloque 2077a). El primer codificador digital 112a recibe el patrón de prueba del primer regulador de cuadro y convierte el patrón de prueba en una señal análoga. El primer codificador digital 112 posteriormente puede enviar el patrón de prueba a un modulador RF 418b (bloque 2074a). El patrón de prueba puede comunicarse a una salida RF 318b, a un atenuador 1160, y posteriormente a una entrada RF 316b. La entrada RF posteriormente puede enrutar el patrón de prueba a un segundo sintonizador 310b (bloque 2076a). El segundo sintonizador 310b puede sintonizar la STT análoga 213 a un canal deseado y enviar el patrón de prueba a un segundo convertidor de análogo a digital 306b (bloque 2078a). El segundo convertidor de análogo a digital 306b puede convertir el patrón de prueba recibido en el dominio digital y enviar el patrón de prueba convertido a un segundo descodificador 304b (bloque 2080a). El segundo descodificador 304b posteriormente puede descodificar el patrón recibido y enviar el patrón de prueba a un segundo regulador de cuadro 308b (bloque 2082a). Posteriormente el diagrama de flujo puede proceder al bloque de salto 2084a. La figura 20B, es una continuación del diagrama de flujo de la figura 20A. Más específicamente, a partir del bloque de salto 2070b, el diagrama de flujo continua cuando el segundo
regulador de cuadro 308b recibe el patrón de prueba y mantiene el patrón de prueba para un segundo codificador digital 312b (bloque 2072b). El segundo codificador digital 112b posteriormente puede recibir el patrón de prueba, codificar el patrón de prueba y enviar el patrón de prueba codificado a un VMS 460 (bloque 2074b). A partir de la calidad del patrón de prueba recibido (y el conocimiento del patrón de prueba original), el VMS 460 puede determinar la funcionalidad de los componentes probados (bloque 2076b). Si el VMS 460 determina que los componentes de prueba no están operando en forma adecuada (bloque 2078b), el VMS 460 puede facilitar el mantenimiento para resolver el problema determinado (bloque 2086b). El VMS 460 posteriormente puede reportar los problemas detectados al aparato de cómputo 670 y/o almacenamiento de datos 672. Por otra parte, si el VMS 460 determina que los componentes probados están operando en forma adecuada, un operador puede enrutar el VMS 460 para que sea acoplado a la segunda salida análoga 452, a la primera salida análoga 320 (bloque 2080b). Posteriormente el operador puede volver a enrutar la salida del segundo codificador digital 112b al modulador RF 318a (bloque 2082b). Esta nueva configuración puede facilitar la prueba de los componentes STT asociados con el primer sintonizador 310a. Por lo tanto, el segundo descodificador posteriormente puede recibir el patrón de prueba
de la RAM 328 (bloque 2084b). Posteriormente el diagrama de flujo puede proceder al bloque de salto 2088b. La figura 20C, es una continuación del diagrama de flujo de la figura 20B. En el bloque de salto 2070c, el segundo descodificador 304b puede descodificar posteriormente el patrón de prueba y enviar el patrón de prueba descodificado al segundo regulador de cuadro 308b (bloque 2072c). El segundo regulador de cuadro 308b posteriormente puede mantener el patrón de prueba de un segundo codificador digital 312b (bloque 2074c). El segundo codificador digital 312b posteriormente puede convertir el patrón de prueba a una señal análoga y enviar el patrón de prueba convertido al modulador RF 318a (bloque 2076c). Posteriormente el modulador RF puede modular el patrón de prueba y enviar el patrón de prueba modulado a una entrada RF 316b a través de una salida RF 318b (bloque 2078c). A partir de la entrada RF, el patrón de prueba se envía a un primer sintonizador 310a, el cual sintoniza la STT análoga a un canal deseado. Posteriormente el sintonizador puede enviar el patrón de prueba a un segundo convertidor de análogo a digital, el cual puede ser configurado para convertir el patrón de prueba recibido en el dominio digital (bloque 2080c). Un primer descodificador análogo 304a puede recibir y descodificar el patrón de prueba recibido (bloque 2082c). Posteriormente un primer regulador de cuadro 308a puede recibir el patrón de prueba y mantener el patrón de
prueba recibido para un primer codificador digital 312a (bloque 2084c). El primer codificador digital 312a puede recibir el patrón de prueba y enviar el patrón de prueba al VMS 460 (bloque 2084c). Se debe observar que aunque este diagrama de flujo se ilustra como finalizando en el bloque 2084c en al menos una modalidad, puede ocurrir un procesamiento adicional de los datos recibidos. Más específicamente, haciendo referencia a la figura 20B (comenzando en el bloque 2078b), cualesquiera de una pluralidad de pasos pueden llevarse a cabo para facilitar la determinación, documentación y eliminación de problemas con la STT. También se pueden proporcionar pasos similares a otros diagramas de flujo en la presente descripción. Además, aunque las figuras 20A, 20B y 20C son ilustradas como incluyendo pasos para facilitar el mantenimiento y reporte de un error determinado, este no es un ejemplo limitante. Más específicamente, cualesquiera o todos de los diagramas de flujo aquí descritos pueden incluir uno o más de estos pasos. La figura 22, es un diagrama de flujo que ilustra un proceso de ejemplo utilizado para una prueba de video interna de una STT análoga que utiliza infraestructura de reproducción DVR, similar a la STT de la figura 13. Más específicamente, en el bloque 2270, un primer descodificador 304a recibe un patrón de prueba de la unidad de disco duro 324 a través de un comando de un cliente DVR 346 y descodifica el patrón de
prueba recibido. Posteriormente un primer regulador de cuadro 308a puede recibir el patrón de prueba descodificado y mantener el patrón de prueba para un primer codificador digital 312a (bloque 2272). El primer codificador digital 312a posteriormente puede recibir el patrón de prueba del primer regulador de cuadro 380a. El primer codificador digital 312a posteriormente puede convertir el patrón de prueba a un video análogo (y/o audio) y enviar el patrón de prueba convertido a un modulador RF 318a para que sea producido a una salida RF 318b (bloque 2274). Un segundo sintonizador 310b puede recibir el patrón de prueba y sintonizar la STT análoga a un canal deseado. Posteriormente un segundo convertidor de análogo a digital 4306b puede recibir el patrón de prueba del segundo sintonizador 314b y convertir el patrón de prueba al dominio digital (bloque 2276). El segundo descodificador 304 posteriormente puede recuperar el patrón de prueba del segundo convertidor de análogo a digital 306b y descodificar el patrón de prueba recuperado (bloque 2278). Un segundo regulador de cuadro 308b puede recibir el patrón de prueba descodificado y mantener el patrón de prueba recibido para un segundo codificador digital 312b (bloque 2280). El segundo codificador digital 312b puede recibir posteriormente el patrón de prueba del segundo regulador de cuadro 308b y convertir el patrón de prueba a una señal análoga (bloque 2282). Un VMS 460 posteriormente puede recibir el patrón de prueba del
segundo codificador digital 312b para el análisis de la STT (bloque 2284). La figura 23, es un diagrama de flujo que ilustra un proceso de ejemplo utilizado para una prueba de video interna de una STT análoga utilizando memoria flash, similar a la STT de la figura 15. En el bloque 2370, un primer descodificador 304a puede recuperar un patrón de prueba de la memoria flash 326 y descodificar digitalmente el patrón de prueba. Un primer regulador de cuadro 308a puede recibir posteriormente el patrón de prueba descodificado del primer descodificador 304a y mantener el patrón de prueba para un primer codificador digital 312a (bloque 2372). El primer codificador digital 312a puede recibir posteriormente el patrón de prueba del primer regulador de cuadro y convertir el patrón de prueba a una señal de video y/o audio análoga. El primer codificador digital 312a puede enviar posteriormente el patrón de prueba a un modulador RF para modulación, el cual posteriormente puede enviar el patrón de prueba a un puerto de salida RF (bloque 2374). Posteriormente un segundo sintonizador 310b puede recibir el patrón de prueba a través de un sistema de entrada RF 316a y puede sintonizar la STT análoga a un canal deseado (bloque 2376). Posteriormente un segundo convertidor de análogo a digital 304b puede recibir el patrón de prueba del sintonizador 310b y convertir el patrón de prueba al dominio
digital (bloque 2378). Posteriormente un segundo descodificador puede recuperar el patrón de prueba del segundo convertidor análogo a digital 306a y decodificar digitalmente el patrón de prueba recuperado (bloque 2380). Un segundo regulador de cuadro 308b puede recibir el patrón de prueba descodificado y mantener el patrón de prueba para un segundo codificador digital 312b (bloque 2382). El segundo codificador digital 312b recibe el patrón de prueba del segundo regulador de cuadro 308b, y convierte el patrón de prueba recibido a análogo (bloque 2384). Un VMS 360 posteriormente puede recibir el patrón de prueba del segundo codificador digital 312b para análisis (bloque 2386). La figura 24, es un diagrama de flujo que ilustra un proceso de ejemplo utilizado para una prueba de video interna de una STT análoga mediante el uso de entradas auxiliares, similares a la STT de la figura 15. Más específicamente, en el bloque 2470, un primer descodificador 304a puede recuperar un patrón de prueba de la RAM 328 y descodificar digitalmente el patrón de prueba recuperado (bloque 2470). Posteriormente un primer regulador de cuadro 308a puede recibir el patrón de prueba descodificado del primer descodificador 304a y mantener el patrón de prueba para un primer codificador digital 312a (bloque 2472). El primer codificador digital 312a posteriormente puede recibir el patrón de prueba del primer regulador de cuadro 308a y convertir el patrón de prueba de
una señal de video y/o audio análoga. El primer codificador digital 312a posteriormente puede enviar el patrón de prueba a una primera salida análoga 320 (bloque 2474). Un segundo convertidor de análogo a digital 306b recibe el patrón de prueba de la salida auxiliar a través de una entrada auxiliar conectada 322 y convierte el patrón de prueba recibido al dominio digital (bloque 2476). Posteriormente un segundo descodificador 304b recupera el patrón de prueba del segundo convertidor de análogo a digital 306b y descodifica el patrón de prueba recuperado (bloque 2478). El segundo regulador de cuadro 308b posteriormente puede recibir y mantener el patrón de prueba descodificado para un segundo codificador digital 312b (bloque 2480). El segundo codificador digital 312b posteriormente puede recibir el patrón de prueba del segundo regulador de cuadro 308b, y convertir el patrón de prueba a una señal análoga (bloque 2482). Posteriormente un VMS 460 puede recibir el patrón de prueba del segundo codificador digital 312b para análisis (bloque 2484). Se debe observar que los diagramas de flujo incluidos en la presente invención muestran la arquitectura, funcionalidad y operación de una posible implementación de software. A este aspecto, cada bloque puede ser interpretado para representar un módulo, segmento o parte de un código, que comprende una o más instrucciones ejecutables para implementar la función(s) lógica especificada. Se debe observar que en algunas
implementaciones alternativas, las funciones observadas en los bloques pueden ocurrir fuera del orden mencionado. Por ejemplo, dos bloques mostrados en sucesión de hecho pueden ser ejecutados en forma substancialmente concurrente, o algunas veces los bloques pueden ser ejecutados en orden inverso o no seguir el orden en lo absoluto, dependiendo de la funcionalidad implicada. Se deberá observar que cualesquiera de los programas aquí descritos, los cuales pueden incluir una lista ordenada de instrucciones ejecutables para implementar funciones lógicas, pueden representarse en cualquier medio legible en computadora para ser utilizada mediante, o en relación con un sistema, aparato o dispositivo de ejecución de instrucciones, tal como un sistema a base de computadora, sistema que contiene procesador u otro sistema que pueda traer las instrucciones del sistema, aparato o dispositivo de ejecución de instrucciones y ejecutar las mismas. Dentro del contexto del presente documento, un "medio legible en computadora" puede ser cualquier medio que pueda contener, almacenar, comunicar, propagar o transportar el programa para ser utilizado por o en relación con el sistema, aparato o dispositivo de ejecución de instrucciones. El medio legible en computadora puede ser, por ejemplo, pero no limitarse a, un sistema, aparato o dispositivo electrónico, magnético, óptico, electromagnético, infrarrojo o semiconductor. Los ejemplos más específicos (una lista no
exhaustiva) del medio legible en computadora puede incluir una conexión eléctrica (electrónica) que tenga uno o más cables, un disquete de computadora portátil (magnético), una memoria de acceso aleatorio (RAM) (electrónica), una memoria únicamente de lectura (ROM) (electrónica), una memoria únicamente de lectura programable que se pueda borrar (EPROM o memoria Flash) (electrónica), una fibra óptica (óptica), y una memoria únicamente de lectura de disco compacto portátil (CDROM) (óptica). Además, el alcance de las modalidades de la presente descripción puede incluir presentar la funcionalidad descrita en una lógica presentada en medios configurados mediante hardware o software. Se debe hacer énfasis que las modalidades antes descritas son ejemplos meramente posibles de implementaciones, establecidos meramente para una comprensión clara de los principios de la presente descripción. Se pueden realizar muchas variaciones y modificaciones a la modalidad(s) antes descrita sin apartarse substancialmente del espíritu y principios de la misma. Todas de dichas modificaciones y variaciones están proyectadas para estar incluidas dentro del alcance de la presente descripción. Se deberá observar que el lenguaje condicional, tal como, como entre otros, "pueden", "podrían", "debe" ó "pudiera", a menos que se especifique claramente lo contrario, o quede entendido de otra manera dentro del contexto tal como se
utiliza, se pretende de manera general que ciertas modalidades incluyan, aunque otras modalidades no, ciertas características, elementos y/o pasos. Por lo tanto, dicho lenguaje condicional no está proyectado generalmente para implicar que las características, elementos y/o pasos están en cualquier forma requerida para una o más modalidades particulares o que una o más modalidades particulares incluyen necesariamente lógica para tomar decisiones, con o sin la entrada o provocación del usuario, si estas características, elementos y/o pasos están incluidos o se llevaran a cabo en cualquier modalidad en particular.