MX171698B - Circuito de regularizacion y evaluacion del regimen de circuitos virtuales, que utiliza una via de transmision de multiplexaje temporal asincronico - Google Patents
Circuito de regularizacion y evaluacion del regimen de circuitos virtuales, que utiliza una via de transmision de multiplexaje temporal asincronicoInfo
- Publication number
- MX171698B MX171698B MX022797A MX2279790A MX171698B MX 171698 B MX171698 B MX 171698B MX 022797 A MX022797 A MX 022797A MX 2279790 A MX2279790 A MX 2279790A MX 171698 B MX171698 B MX 171698B
- Authority
- MX
- Mexico
- Prior art keywords
- virtual circuit
- cells
- asynchronous
- regularization
- buffers
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
La presente invención se refiere a dispositivo de regularización del débito de circuitos virtuales que toma o utiliza una vía de transmisión de multiplexaje temporal asincrónico en el cual las células entrantes de una vía o conducto de multiplexaje temporal asincrónico de entrada, presenta un encabezado que contiene una información de destino, la cual puede ser tratada como una indentidad de circuito virtual, y las células son orientadas hacia una memoria de células que comprende una pluralidad de memorias tampón de circuitos virtuales, cada célula tiene un rango en la memoria tampón del circuito virtual asociada al circuito virtual, al cual pertenece esa célula, y las células salientes de una vía de multiplexaje temporal asincrónico de salida, son leidas en esas mismas memorias tampón de circuitos virtuales, el dispositivo está caracterizado porque comprende medios de comando tales que las células que se van a emitir, sobre la vía que sale, sean leídas en las memorias tampón en un orden tal, que las células editadas por una misma memoria tampón de circuito virtual queden distanciadas en promedio por lo menos un intervalo determinado por ese circuito virtual.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR8913341A FR2653284B1 (fr) | 1989-10-12 | 1989-10-12 | Dispositif de regularisation de debit de circuit virtuels empruntant une voie de transmission a multiplexage temporel asynchrone. |
FR8913342A FR2653285B1 (fr) | 1989-10-12 | 1989-10-12 | Dispositif d'evaluation du debit de circuits virtuels empruntant une voie de transmission a multiplexage temporel asynchrone. |
Publications (1)
Publication Number | Publication Date |
---|---|
MX171698B true MX171698B (es) | 1993-11-10 |
Family
ID=26227595
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
MX022797A MX171698B (es) | 1989-10-12 | 1990-10-11 | Circuito de regularizacion y evaluacion del regimen de circuitos virtuales, que utiliza una via de transmision de multiplexaje temporal asincronico |
Country Status (6)
Country | Link |
---|---|
JP (1) | JP2862659B2 (es) |
KR (1) | KR0168422B1 (es) |
CN (1) | CN1029446C (es) |
AU (2) | AU625628B2 (es) |
MX (1) | MX171698B (es) |
RU (1) | RU2098920C1 (es) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2657482B1 (fr) * | 1990-01-19 | 1993-12-31 | Boyer Pierre | Methode et systeme de lissage et de controle de debits de communications temporelles asynchrones. |
JP3947424B2 (ja) * | 2002-05-02 | 2007-07-18 | 株式会社エヌ・ティ・ティ・ドコモ | パケット送信制御装置、移動ノード、制御ノード、パケット通信方法、及びパケット通信システム |
GB0211173D0 (en) | 2002-05-16 | 2002-06-26 | Zarlink Semiconductor Inc | Virtual counter for data rate conversion |
KR101676857B1 (ko) * | 2015-12-18 | 2016-11-17 | (주)세라테크 | 개폐 커버가 구비된 건식 족욕기 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4475192A (en) * | 1982-02-16 | 1984-10-02 | At&T Bell Laboratories | Data packet flow control scheme for switching networks |
US4583219A (en) * | 1984-07-16 | 1986-04-15 | At&T Bell Laboratories | Trunk for packet switching |
US4630261A (en) * | 1984-07-30 | 1986-12-16 | International Business Machines Corp. | Integrated buffer management and signaling technique |
FR2616024B1 (fr) * | 1987-05-26 | 1989-07-21 | Quinquis Jean Paul | Systeme et methode de controle de flux de paquets |
FR2616025B1 (fr) * | 1987-05-26 | 1989-07-21 | Lespagnol Albert | Methode et systeme de controle de flux de paquets |
DE3732937A1 (de) * | 1987-09-30 | 1989-04-20 | Philips Patentverwaltung | Schaltungsanordnung zur vermeidung von ueberlast in einem breitband-vermittlungssystem |
-
1990
- 1990-10-10 AU AU63975/90A patent/AU625628B2/en not_active Ceased
- 1990-10-11 RU SU904831365A patent/RU2098920C1/ru active
- 1990-10-11 KR KR1019900016095A patent/KR0168422B1/ko not_active IP Right Cessation
- 1990-10-11 MX MX022797A patent/MX171698B/es unknown
- 1990-10-12 JP JP27515490A patent/JP2862659B2/ja not_active Expired - Lifetime
- 1990-10-12 CN CN90108278A patent/CN1029446C/zh not_active Expired - Fee Related
-
1992
- 1992-05-26 AU AU17161/92A patent/AU636097B2/en not_active Ceased
Also Published As
Publication number | Publication date |
---|---|
JP2862659B2 (ja) | 1999-03-03 |
KR0168422B1 (ko) | 1999-02-01 |
AU625628B2 (en) | 1992-07-16 |
CN1050960A (zh) | 1991-04-24 |
JPH03150944A (ja) | 1991-06-27 |
RU2098920C1 (ru) | 1997-12-10 |
AU636097B2 (en) | 1993-04-08 |
KR910008997A (ko) | 1991-05-31 |
AU6397590A (en) | 1991-04-18 |
AU1716192A (en) | 1992-07-30 |
CN1029446C (zh) | 1995-08-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
ES2035337T3 (es) | Sistema de comunicacion de multiplex temporales hibridos con memoria tampon optimizada. | |
AU710694B2 (en) | An ATM switch | |
DE69935608D1 (de) | Verfahren und system zur multiprotokoll-konversionshilfe für einen netzbeschleuniger | |
SE9502468D0 (sv) | ATM throttling | |
ES2187535T3 (es) | Sistema de transferencia asincrona de datos y de control de trafico de origen. | |
MX9308193A (es) | Conmutador atm de acceso controlado. | |
ES2177587T3 (es) | Mejoras en o con relacion a sistemas de comunicacion atm. | |
CN110247970B (zh) | 一种互连芯片动态共享缓冲装置 | |
KR910017805A (ko) | Atm교환기 | |
MX171698B (es) | Circuito de regularizacion y evaluacion del regimen de circuitos virtuales, que utiliza una via de transmision de multiplexaje temporal asincronico | |
KR840005958A (ko) | 디지탈 전송시스템의 정열기 | |
CA2060237C (en) | Network control arrangement | |
KR840008104A (ko) | 통신 스테이션 | |
ES2124718T3 (es) | Sistema de transmision de datos, asi como modulo de interfaz y medios de generacion de prioridad incluidos en el mismo. | |
KR970076812A (ko) | 결정 저장 장치를 구비한 고속 아비터 | |
FR2653284B1 (fr) | Dispositif de regularisation de debit de circuit virtuels empruntant une voie de transmission a multiplexage temporel asynchrone. | |
Dean et al. | A remark on varieties of lattices and semigroups | |
KR950033797A (ko) | 포컬 플레인 어레이 시스템 | |
EP0554970A2 (en) | ATM/STM switching arrangement | |
CA2280782A1 (en) | Method and circuit arrangement for the transmission of message cells during the course of virtual connections having different priorities | |
KR960027803A (ko) | 출력버퍼형 비동기 전송방식(atm) 스위치 | |
EP0755139A3 (en) | ATM switch address generating circuit | |
GB1186317A (en) | Improvements in or relating to Digital Data Storage Telecommunications Exchange Systems | |
CN114967526A (zh) | Fpga瓦片间控制信号共享 | |
SU734688A1 (ru) | Устройство дл приоритетного обслуживани сообщений |