LU100321B1 - Method for formal circuit verification - Google Patents

Method for formal circuit verification Download PDF

Info

Publication number
LU100321B1
LU100321B1 LU100321A LU100321A LU100321B1 LU 100321 B1 LU100321 B1 LU 100321B1 LU 100321 A LU100321 A LU 100321A LU 100321 A LU100321 A LU 100321A LU 100321 B1 LU100321 B1 LU 100321B1
Authority
LU
Luxembourg
Prior art keywords
signal
path
anomaly
calculating
fault
Prior art date
Application number
LU100321A
Other languages
German (de)
English (en)
Inventor
Jörg Grosse
Dominik Strasser
Original Assignee
Onespin Solutions Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Onespin Solutions Gmbh filed Critical Onespin Solutions Gmbh
Priority to LU100321A priority Critical patent/LU100321B1/de
Priority to JP2020519181A priority patent/JP7145942B2/ja
Priority to US16/620,622 priority patent/US11520963B2/en
Priority to ES18730807T priority patent/ES2947361T3/es
Priority to PCT/EP2018/066315 priority patent/WO2018234341A1/fr
Priority to EP18730807.7A priority patent/EP3642637B1/fr
Application granted granted Critical
Publication of LU100321B1 publication Critical patent/LU100321B1/de
Priority to JP2022127792A priority patent/JP7362857B2/ja
Priority to US17/899,210 priority patent/US11816410B2/en

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318342—Generation of test inputs, e.g. test vectors, patterns or sequences by preliminary fault modelling, e.g. analysis, simulation
    • G01R31/31835—Analysis of test coverage or failure detectability
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318321—Generation of test inputs, e.g. test vectors, patterns or sequences for combinational circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/273—Tester hardware, i.e. output processing circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G06F30/3323—Design verification, e.g. functional simulation or model checking using formal methods, e.g. equivalence checking or property checking

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Quality & Reliability (AREA)
  • Tests Of Electronic Circuits (AREA)

Claims (10)

1. Procédé mis en œuvre par ordinateur pour calculer et afficher un chemin de propagation d’anomalie comprenant : Identifier, avec un dispositif informatique, un emplacement d’anomalie dans un circuit électrique ; Identifier, avec ledit dispositif informatique, un point d'observation dans le circuit électrique ; Calculer, avec ledit dispositif informatique, un chemin d’anomalie depuis ledit emplacement d’anomalie vers ledit point d’observation ; et Afficher dans un visualiseur de forme d'onde tous les signaux dans ledit chemin d’anomalie depuis ledit emplacement d’anomalie vers ledit point d'observation dans l'ordre de leur création.
2. Procédé mis en œuvre par ordinateur pour calculer et afficher un chemin de propagation d’anomalie selon la revendication 1, dans lequel l'étape consistant à calculer un chemin d’anomalie comprend : Calculer le chemin le plus court des signaux impactés depuis l'emplacement de l’anomalie jusqu’au point d'observation.
3. Procédé mis en œuvre par ordinateur pour calculer et afficher un chemin d'agacement d’anomalie selon la revendication 1 ou 2, dans lequel l'étape consistant à calculer le chemin d’anomalie le plus court comprend : Calculer le chemin le plus court en termes de nombre de signaux.
4. Procédé mis en œuvre par ordinateur pour calculer et afficher un chemin de propagation d’anomalie selon la revendication 2 ou 3, dans lequel l'étape consistant à calculer le chemin d’anomalie le plus court comprend : Calculer le chemin le plus court en termes de nombre d'instances.
5. Procédé mis en œuvre par ordinateur pour calculer et afficher un chemin de propaga------ tion d’anomalie selon l'une quelconque des revendications 2 à 4, dans lequel l'étape consistant à calculer du chemin d’anomalie le plus court comprend : Calculer le chemin le plus court en termes de nombre de registres.
6. Procédé mis en œuvre par ordinateur pour calculer et afficher un chemin de propagation d’anomalie selon l'une quelconque des revendications 2 à 5, dans lequel l'étape consistant à calculer le chemin d’anomalie le plus court comprend : ajouter un écart ou une altération par rapport au chemin le plus court.
7. Procédé mis en œuvre par ordinateur pour calculer et afficher un chemin de propagation d’anomalie selon l'une quelconque des revendications 1 à 6, dans lequel l'étape consistant à calculer le chemin d’anomalie comprend : a. Entrer un point d'observation dans une liste de signaux en cours ; b. Comparer chaque signal sur la liste de signaux en cours avec une liste de signaux impactés ; c. Pour chaque signal comparé, si le signal n'est pas sur la liste de signaux impactés, ne rien faire à l'égard de ce signal ; d. Pour chaque signal comparé, si le signal est sur la liste de signaux impactés, vérifier si le signal est l'emplacement de l’anomalie ; e. Pour chaque signal comparé sur la liste de signaux impactés, si le signal est l'emplacement de l’anomalie, passer à l'étape h; f. Pour chaque signal comparé sur la liste de signaux impactés, si le signal n'est pas l'emplacement d’anomalie, ajoutant les signaux de fanin du signal à une liste de signaux en cours suivante et mémoriser le signal en tant que parent des signaux de fanin ajoutés ; g. Faire en sorte que la liste des signaux en cours suivante devienne la liste de signaux en cours et retourner à l'étape b ; h. Définir les emplacements d’anomalie au niveau du signal de trajet ; i. Déterminer si le signal de cheminement a un signal parent ; j. Si le signal de chemin a un signal parent, utiliser le parent en tant que nouveau signal de chemin, stocker le nouveau signal de chemin dans une liste de chemin, et revenir à l'étape i pour le nouveau signal de chemin ; k. Si le signal de trajet n'a pas de signal parent, sortir le chemin de signaux impactés éif tant que chemin d’anomalie le plus court vers le visualiseur de forme d'onde.
8. Procédé mis en œuvre par ordinateur pour calculer et afficher un chemin de propagation d’anomalie selon l'une quelconque des revendications 1 à 7, dans lequel l'étape consistant à afficher dans un visualiseur de forme d'onde tous les signaux dans ledit chemin d’anomalie depuis ledit emplacement d’anomalie jusqu'audit point d’observation point par ordre de leur création comprend : Afficher les signaux dans le domaine de temps, selon une "échelle" d'une couleur différente dans l'affichage pour montrer comment l’anomalie se déplace d'un signal à l'autre.
9. Procédé mis en œuvre par ordinateur pour calculer et afficher un trajet de propagation d’anomalie selon l'une quelconque des revendications 1 à 8, dans lequel l'étape consistant à afficher dans un visualiseur de forme d'onde tous les signaux dans ledit chemin d’anomalie depuis ledit emplacement d’anomalie jusqu'audit point d'observation dans l'ordre de leur création utiliser des indicateurs visuels comprenant au moins un parmi une couleur différente, une épaisseur de ligne différente ou un autre type de ligne ou tout autre indicateur visuel.
10. Procédé mis en œuvre par ordinateur pour calculer et afficher un chemin de propagation d’anomalie selon l'une quelconque des revendications 1 à 9, comprenant Identifier, avec ledit dispositif informatique, une pluralité de points d'observation dans le circuit électrique ; Calculer, avec ledit dispositif informatique, une pluralité de chemins d’anomalie depuis ledit emplacement d’anomalie jusqu’à ladite pluralité de points d'observation; et afficher dans un visualiseur de forme d'onde, pour chaque chemin d’anomalie de la pluralité de chemins d’anomalie, tous les signaux dans ledit chemin d’anomalie depuis ledit emplacement d’anomalie jusqu’audit point d'observation par ordre de leur création, dans lequel des données et des graphiques pour la pluralité de points d'observation sont affichés.
LU100321A 2017-06-19 2017-06-19 Method for formal circuit verification LU100321B1 (en)

Priority Applications (8)

Application Number Priority Date Filing Date Title
LU100321A LU100321B1 (en) 2017-06-19 2017-06-19 Method for formal circuit verification
JP2020519181A JP7145942B2 (ja) 2017-06-19 2018-06-19 フォーマルフォールト伝搬分析のためのシステム及び方法
US16/620,622 US11520963B2 (en) 2017-06-19 2018-06-19 System and method for formal fault propagation analysis
ES18730807T ES2947361T3 (es) 2017-06-19 2018-06-19 Sistema y método para el análisis formal de propagación de fallas
PCT/EP2018/066315 WO2018234341A1 (fr) 2017-06-19 2018-06-19 Système et procédé d'analyse formelle de propagation de défauts
EP18730807.7A EP3642637B1 (fr) 2017-06-19 2018-06-19 Système et procédé d'analyse formelle de propagation de défauts
JP2022127792A JP7362857B2 (ja) 2017-06-19 2022-08-10 フォーマルフォールト伝搬分析のためのシステム及び方法
US17/899,210 US11816410B2 (en) 2017-06-19 2022-08-30 System and method for formal fault propagation analysis

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
LU100321A LU100321B1 (en) 2017-06-19 2017-06-19 Method for formal circuit verification

Publications (1)

Publication Number Publication Date
LU100321B1 true LU100321B1 (en) 2018-12-19

Family

ID=59686997

Family Applications (1)

Application Number Title Priority Date Filing Date
LU100321A LU100321B1 (en) 2017-06-19 2017-06-19 Method for formal circuit verification

Country Status (1)

Country Link
LU (1) LU100321B1 (fr)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080256404A1 (en) * 2006-10-05 2008-10-16 Nec Electronics Corporation Fault location estimation system, fault location estimation method, and fault location estimation program for multiple faults in logic circuit
US20090049331A1 (en) * 2005-09-22 2009-02-19 Jason Andrew Blome Error propagation control within integrated circuits

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090049331A1 (en) * 2005-09-22 2009-02-19 Jason Andrew Blome Error propagation control within integrated circuits
US20080256404A1 (en) * 2006-10-05 2008-10-16 Nec Electronics Corporation Fault location estimation system, fault location estimation method, and fault location estimation program for multiple faults in logic circuit

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
BONFIGLIO VALENTINA ET AL: "Software Faults Emulation at Model-Level: Towards Automated Software FMEA", 2015 IEEE INTERNATIONAL CONFERENCE ON DEPENDABLE SYSTEMS AND NETWORKS WORKSHOPS, IEEE, 22 June 2015 (2015-06-22), pages 133 - 140, XP033206171, DOI: 10.1109/DSN-W.2015.26 *

Similar Documents

Publication Publication Date Title
US11520963B2 (en) System and method for formal fault propagation analysis
US5561762A (en) Malicious fault list generation method
Bellotti et al. How future automotive functional safety requirements will impact microprocessors design
Quinn et al. Validation techniques for fault emulation of SRAM-based FPGAs
US11216606B1 (en) Method and system for functional safety verification using fault relation rules
US20180364298A1 (en) System and method for formal circuit verification
Mariani et al. Using an innovative SoC-level FMEA methodology to design in compliance with IEC61508
Sari et al. A fault injection platform for the analysis of soft error effects in FPGA soft processors
Fey et al. A basis for formal robustness checking
JP7362857B2 (ja) フォーマルフォールト伝搬分析のためのシステム及び方法
Sini et al. An automatic approach to perform FMEDA safety assessment on hardware designs
Miele A fault-injection methodology for the system-level dependability analysis of multiprocessor embedded systems
Jayakumar Systematic model-based design assurance and property-based fault injection for safety critical digital systems
Dehbashi et al. Automated debugging from pre-silicon to post-silicon
Kritikakou et al. Functional and timing implications of transient faults in critical systems
LU100321B1 (en) Method for formal circuit verification
Marchese et al. Formal fault propagation analysis that scales to modern automotive SoCs
US11816410B2 (en) System and method for formal fault propagation analysis
Frehse et al. A better-than-worst-case robustness measure
Tummeltshammer et al. On the role of the power supply as an entry for common cause faults—An experimental analysis
Bernardeschi et al. UA2TPG: An untestability analyzer and test pattern generator for SEUs in the configuration memory of SRAM-based FPGAS
Lisherness et al. Coverage discounting: A generalized approach for testbench qualification
Gerlin et al. Bits, Flips and RISCs
Sunter et al. Automated measurement of defect tolerance in mixed-signal ICs
Yeon et al. Fault detection and diagnostic coverage for the domain control units of vehicle E/E systems on functional safety

Legal Events

Date Code Title Description
FG Patent granted

Effective date: 20181219