KR980012325A - 내부리드 말단에 칩접착 단차부가 형성된 칩 온 리드용 리드프레임 및 그를 이용한 반도체 칩 패키지 - Google Patents

내부리드 말단에 칩접착 단차부가 형성된 칩 온 리드용 리드프레임 및 그를 이용한 반도체 칩 패키지 Download PDF

Info

Publication number
KR980012325A
KR980012325A KR1019960028598A KR19960028598A KR980012325A KR 980012325 A KR980012325 A KR 980012325A KR 1019960028598 A KR1019960028598 A KR 1019960028598A KR 19960028598 A KR19960028598 A KR 19960028598A KR 980012325 A KR980012325 A KR 980012325A
Authority
KR
South Korea
Prior art keywords
chip
lead
package
bonding
leads
Prior art date
Application number
KR1019960028598A
Other languages
English (en)
Other versions
KR0185571B1 (ko
Inventor
김태형
조인식
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019960028598A priority Critical patent/KR0185571B1/ko
Publication of KR980012325A publication Critical patent/KR980012325A/ko
Application granted granted Critical
Publication of KR0185571B1 publication Critical patent/KR0185571B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 칩 온 리드용 리드프레임 및 그를 이용한 반도체 칩 패키지에 관한 것으로, 내부리드의 말단부의 하부면은 평평하고, 상부면은 하향 단차지게 형성합으로써, 종래의 평면적인 접착에서 입체적인 접착이 가능하기 때문에 칩과 내부리드들간의 결합력이 증가되며 동시에 칩과 내부리드들 사이의 보이드 발생이 억제될 수 있으며, 칩이 내부리드의 단차부에 접착되기 때문에 종래보다 칩의 본딩패드들과 내부리드들의 와이어 본딩의 높이가 낮아져서 와이어 본딩의 신뢰성을 확보할 수 있으며, 칩이 내부리드의 단차부의 높이 만큼이 하향 접착되기 때문에 종래의 패키지보다 박형화를 이룰 수 있는 장점이 있다.

Description

내부리드 말단에 칩접착 단차부가 형성된 칩 온 리드용 리드프레임 및 그를 이용한 반도체 칩 패키지
본 발명은 리드프레임 및 그를 이용한 반도체 칩 패키지에 관한 것으로, 더욱 상세하게는 내부리드 말단에 칩접착 단자부가 형성된 리드프레임 및 그를 이용한 반도체 칩 패키지에 관한 것이다.
통상의 반도체 칩 패키지는 그 패키지 크기에 비하여 칩 크기에 대한 제약이 많았다.
이는 패키지 구조상 다이패드를 기본적으로 배치하여야 하고, 또한 다이패드와 리드들 간의 공간은 최소한 리드프레임의 두께만큼은 확보되어야 하므로 실제 실장 가능한 칩의 크기는 패키지의 폭에 약 70%가 일반적인 한계이었다.
상기한 단점을 보완하기 위해서, 제시된 방안이 칩의 탑재부를 다이패드 대신에 내부리드를 칩 탑재부로 사용하는 것이다.
내부리드를 칩 탑재부로 사용하여 제조된 반도체 칩 패키지는 리드 온 칩(lead on chip) 패키지와 칩 온 리드(chip on lead) 패키지가 있다.
도 1은 종래 기술에 의한 칩 온 리드 패키지의 단면도이다.
도 1을 참조하면, 종래 기술에 의한 칩 온 리드 패키지(100)는 상부면에 복수개의 본딩패드(12)를 갖는 칩(10)과, 그 칩(10)의 하부면이 접착제(60)에 의해 내부리드들(30) 상부면에 접착되어 있으며, 상기 내부리드들(30)과 일체형으로 형성된 외부리드들(20)을 갖는 리드프레임과, 상기 본딩패드들(12)과 각기 대응된 상기 내부리드들(30)이 와이어(40)에 의해 전기적으로 연결되어 있으며, 상기 칩(10)과 내부리드들(30) 및 와이어(40)를 보호하기 위해 성형수지(50)에 의해 내재·봉지된 구조(100)를 갖는다.
여기서, 상기 칩(10)과 내부리드들(30)을 접착하는 상기 접착제(60)로 전도성 재질과 비전도성 재질의 접착제 및 폴리이미드 테이프가 사용된다.
이와 같은 구조를 갖는 칩 온 리드 패키지는 내부리드와 칩이 평면 접촉에 의해서 접착되기 때문에 내부리드와 접착제, 접착제와 칩사이에 보이드(void)가 발생하는 문제점이 있다.
그리고, 내부리드 상부면에 칩이 접착되기 때문에 칩의 본딩패드와 내부리드와의 높이 차이가 크기 때문에 와이어 본딩의 신뢰성에 문제점이 발생된다.
상기 문제점을 해결하기 위해 상기 내부리드들을 하향 절곡하여 와이어 본딩성을 좋게 할 수 있지만, 절곡에 따른 공정이 추가되어야 하기 때문에 비용이 많이 드는 문제점이 있다.
따라서 본 발명의 목적은 칩과 내부리드들 사이의 보이드 발생을 억제할 수 있으며, 와이어 본딩의 신뢰성을 확보할 수 있으며, 박형화를 이룰 수 있는 내부리드 말단에 칩접착 단차부가 형성된 칩 온 리드용 리드프레임 및 그를 이용한 반도체 칩 패키지를 제공하는데 있다.
제1도는 종래 기술에 의한 칩 온 리드 패키지의 단면도.
제2도는 본 발명에 의한 내부리드 말단의 단차부에 칩이 접착된 상태를 나타내는 부분 절개도.
제3도는 A-A'선 단면도.
제4도는 제3도의 "B"부분의 확대 단면도.
* 도면의 주요부분에 대한 부호의 설명
10,110 : 칩 20,120 : 외부리드
30,130 : 내부리드 40,140 : 와이어
50,150 : 성형수지 60,160 : 접착제
135 : 단차부
상기 목적을 달성하기 위하여, 칩 하부면이 말단에 접착되어 있으며, 그 칩의 본딩패드들과 각기 대응되어 전기적으로 연결된 내부리드들과; 상기 내부리드들과 일체형으로 형성된 외부리드들을 갖는 칩 온 리드용 리드프레임에 있어서, 상기 내부리드 말단의 하부면은 평평하고, 상부면에 칩이 접착될 수 있는 하향 단차진 단차부가 형성된 것을 특징으로 하는 내부리드 말단에 칩접착 단차부가 형성된 칩 온 리드용 리드프레임을 제공한다.
상기 다른 목적을 달성하기 위하여, 복수개의 본딩패드를 갖는 칩과; 상기 칩 하부면이 말단에 접착되어 있으며, 상기 본딩패드들과 각기 대응되어 전기적으로 연결된 내부리드들과, 상기 내부리드들과 일체형으로 형성된 외부리드들을 갖는 칩 온 리드용 리드프레임과; 상기 칩과 내부리드들을 보호하기 위해 내재·봉지하는 성형수지;를 포함하는 반도체 칩 패키지에 있어서, 상기 내부리드 말단의 하부면은 평평하고, 상부면에 하향 단차가 형성되어 있으며, 상기 말단의 단차부에 칩이 접착된 것을 특징으로 하는 내부리드 말단에 칩접착 단차부가 형성된 칩 온 리드용 리드프레임을 이용한 반도체 칩 패키지를 제공한다.
이하, 첨부 도면을 참조하여 본 발명을 보다 상세하게 설명하고자 한다.
도 2는 본 발명에 의한 내부리드 말단의 단차부에 칩이 접착된 상태를 나타내는 부분 절개도이고, 도 3은 A-A'선 단면도이고, 도 4는 제 3도의 "B"부분의 확대 단면도이다.
도 2, 도 3 및 도 4를 참조하면, 본 발명에 의한 칩 온 리드 패키지(200)는 칩(110)의 내부리드(130) 말단에 상기 칩(100)이 접착될 수 있는 단차부(135)가 형성되어 있으며, 나머지는 종래 기술에 의한 구조와 동일하다.(도 1 참조)
좀 더 상세히 언급하면, 상기 내부리드(130) 말단부분의 하부면은 평평하고, 상부면은 하향 단차진 상기 단차부(135)를 갖는다.
그리고, 상기 칩(110)이 상기 단차부(135)에 접착될 때, 그 단차부(135)의 측면과 상부면에 그 칩(110)의 측면과 하부면이 각기 대응되어 접착된다.
또한, 상기 칩(110)이 종래보다 하향되어 접착되기 때문에 그 칩(110)의 본딩패드들(112)과 각기 대응된 상기 내부리드들(130)과의 와이어 본딩이 용이하다.
따라서, 종래의 평면적인 접착에서 입체적인 접착이 가능하기 때문에 칩과 내부리드들간의 결합력이 증가되어 칩과 내부리드들 사이의 보이드 발생이 억제될 수 있다.
그리고, 칩이 내부리드의 단차부에 접착되기 때문에 종래보다 칩의 본딩패드들과 내부리드들의 와이어 본딩의 높이가 낮아져서 와이어 본딩의 신뢰성을 확보할 수 있다.
또한, 칩이 내부리드의 단차부의 높이 만큼이 하향 접착되기 때문에 종래의 패키지보다 박형화를 이룰 수 있는 이점(利點)이 있다.

Claims (3)

  1. 칩 하부면이 말단에 접착되어 있으며, 그 칩의 본딩패드들과 전기적으로 연결된 내부리드들과; 상기 내부리드들과 일체형으로 형성된 외부리드들을 갖는 칩 온 리드용 리드프레임에 있어서, 상기 내부리드 말단의 하부면은 평평하고, 상부면에 칩이 접착될 하향 단차진 단차부가 형성된 것을 특징으로 하는 내부리드 말단에 칩접착 단차부가 형성된 칩 온 리드용 리드프레임.
  2. 복수개의 본딩패드를 갖는 칩과; 상기 칩 하부면이 말단에 접착되어 있으며, 상기 본딩패드들과 각기 대응되어 전기적으로 연결된 내부리드들과, 상기 내부리드들과 일체형으로 형성된 외부리드들을 갖는 칩 온 리드용 리드프레임과; 상기 칩과 내부리드들을 보호하기 위해 내재·봉지하는 성형수지;를 포함하는 반도체 칩 패키지에 있어서, 상기 내부리드 말단의 하부면은 평평하고, 상부면에 하향 단차가 형성되어 있으며, 상기 말단의 단차부에 칩이 접착된 것을 특징으로 하는 내부리드 말단에 칩접착 단차부가 형성된 칩 온 리드용 리드프레임을 이용한 반도체 칩 패키지.
  3. 제2항에 있어서, 상기 단차부의 상부면과 상기 칩의 하부면이 대응되고, 동시에 그 단차부의 측면과 그 칩의 측면이 대응되어 접착되는 것을 특징으로 하는 내부리드 말단이 하향 단차된 칩 온 리드용 리드프레임을 이용한 반도체 칩 패키지.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960028598A 1996-07-15 1996-07-15 내부리드 말단에 칩접착 단차부가 형성된 칩 온 리드용 리드프레임 및 그를 이용한 반도체 칩 패키지 KR0185571B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960028598A KR0185571B1 (ko) 1996-07-15 1996-07-15 내부리드 말단에 칩접착 단차부가 형성된 칩 온 리드용 리드프레임 및 그를 이용한 반도체 칩 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960028598A KR0185571B1 (ko) 1996-07-15 1996-07-15 내부리드 말단에 칩접착 단차부가 형성된 칩 온 리드용 리드프레임 및 그를 이용한 반도체 칩 패키지

Publications (2)

Publication Number Publication Date
KR980012325A true KR980012325A (ko) 1998-04-30
KR0185571B1 KR0185571B1 (ko) 1999-03-20

Family

ID=19466420

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960028598A KR0185571B1 (ko) 1996-07-15 1996-07-15 내부리드 말단에 칩접착 단차부가 형성된 칩 온 리드용 리드프레임 및 그를 이용한 반도체 칩 패키지

Country Status (1)

Country Link
KR (1) KR0185571B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030025481A (ko) * 2001-09-21 2003-03-29 주식회사 칩팩코리아 플립칩 반도체패키지 및 그의 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030025481A (ko) * 2001-09-21 2003-03-29 주식회사 칩팩코리아 플립칩 반도체패키지 및 그의 제조방법

Also Published As

Publication number Publication date
KR0185571B1 (ko) 1999-03-20

Similar Documents

Publication Publication Date Title
KR0179803B1 (ko) 리드노출형 반도체 패키지
US6153922A (en) Semiconductor device
US8445998B1 (en) Leadframe structures for semiconductor packages
KR100364978B1 (ko) 반도체패키지의 와이어 본딩용 클램프 및 히트블록
KR100379089B1 (ko) 리드프레임 및 이를 이용한 반도체패키지
US5811875A (en) Lead frames including extended tie-bars, and semiconductor chip packages using same
US20030038358A1 (en) Semiconductor package without outer leads
US20070267756A1 (en) Integrated circuit package and multi-layer lead frame utilized
KR980012325A (ko) 내부리드 말단에 칩접착 단차부가 형성된 칩 온 리드용 리드프레임 및 그를 이용한 반도체 칩 패키지
US20100200973A1 (en) Leadframe structure for electronic packages
KR100763966B1 (ko) 반도체 패키지 및 이의 제조에 사용되는 리드프레임
KR100216065B1 (ko) 멀티 리드 온 칩 패키지
KR100218335B1 (ko) 칩 사이즈 패키지
KR100537893B1 (ko) 리드 프레임과 이를 이용한 적층 칩 패키지
KR100475340B1 (ko) 리드온칩패키지
KR100708050B1 (ko) 반도체패키지
KR100567045B1 (ko) 반도체 패키지
KR100379092B1 (ko) 반도체패키지 및 그 제조 방법
US20040183190A1 (en) Multi-chips stacked package
KR20000034120A (ko) Loc형 멀티 칩 패키지와 그 제조 방법
KR200286322Y1 (ko) 반도체패키지
KR970007844B1 (ko) 리드온 칩 및 칩온리드 반도체 장치
JPH07106462A (ja) 半導体装置
KR200154510Y1 (ko) 리드 온 칩 패키지
KR970013255A (ko) 요홈이 형성된 리드프레임 패드 및 그를 이용한 칩 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061128

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee