KR980008901A - Method for manufacturing semiconductor device - Google Patents

Abstract

반도체장치의 제조방법이 개시되어 있다. 반도체기판 상에 소자분리영역의 반도체 기판을 노출시키는 제1 물질층 및 제2 물질층을 형성하고, 상기 제1 물질층 및 제2 물질층을 이용하여 상기 반도체기판을 소정깊이로 식각함으로써 트렌치를 형성한 다음, 그 결과물 전면에 절연물을 증착하고 에치백하여 상기 트랜치 일부를 매립하는 제1 절연층을 형성한다. 이어서, 결과물 전면에 불순물을 이온주입하여 상기 트랜치 측벽에 소오스/드레인을 형성하고, 상기 트랜치의 잔여부분을 매립하는 제2 절연층을 형성한 다음, 상기 제1 물질층 및 제2 물질층을 제거한다. 계속해서, 활성영역의 상기 반도체기판 일부를 소정깊이로 식각하여 원통형 트랜치를 형성하고, 그 결과물 상에 산화물 및 도전물을 증착한 다음 패터닝하여 게이트 산화막 및 게이트 전극을 형성한다. 따라서, 채널을 원통형으로 형성함으로써, 쇼트 채널 효과 개선 및 반도체 장치의 특성 개선을 도모할 수 있다.A method of manufacturing a semiconductor device is disclosed. Forming a first material layer and a second material layer on the semiconductor substrate, the first material layer and the second material layer exposing the semiconductor substrate in the element isolation region, and etching the semiconductor substrate to a predetermined depth using the first material layer and the second material layer, Then, an insulating material is deposited on the entire surface of the resultant, and etched back to form a first insulating layer for partially filling the trench. Subsequently, impurities are ion-implanted into the entire surface of the resultant to form a source / drain on the sidewall of the trench, a second insulating layer is formed to fill the remaining portion of the trench, and then the first and second material layers are removed do. Subsequently, a part of the semiconductor substrate of the active region is etched to a predetermined depth to form a cylindrical trench, oxide and conductive material are deposited on the resultant, and then patterned to form a gate oxide film and a gate electrode. Therefore, by forming the channel into a cylindrical shape, it is possible to improve the short channel effect and improve the characteristics of the semiconductor device.

Description

반도체 장치의 제조방법Method for manufacturing semiconductor device

본 발명은 반도체장치의 제조방법에 관한 것으로, 얕은 트렌치 소자분리(shallow trench isolation)와 원통형 채널을 구비한 반도체장치 제조방법에 관한 것이다.The present invention relates to a method of manufacturing a semiconductor device, and more particularly, to a method of manufacturing a semiconductor device having a shallow trench isolation and a cylindrical channel.

반도체 장치의 집적도가 증감함에 따라 소자가 형성될 수 있는 활성영역의 크기도 점차 줄어들게 되었다. 이와 같이 활성영역이 감소함에 따라 결과적으로 채널의 길이(L) 및 폭(W)이 감소하게 되었고, 쇼트 채널 효과나 펀치스루 등의 특성에 의해 반도체 소자 제조공정이 제약을 받게 되었으며, 확보되는 소자의 특성도 제한을 받게 되었다. 이를 제1도 내지 제3도을 참조하여 설명하고자 한다.As the degree of integration of the semiconductor device increases or decreases, the size of the active region where the device can be formed is gradually reduced. As a result, the length L and the width W of the channel are reduced as a result of the decrease in the active region, and the semiconductor device manufacturing process is restricted by the characteristics such as the short channel effect and the punch through. The characteristics of This will be described with reference to FIGS. 1 to 3.

제1도 및 제2도는 종래 기술에 따른 반도체 장치 제조방법을 설명하기 위해 도시한 단면도이다.FIGS. 1 and 2 are cross-sectional views illustrating a method of manufacturing a semiconductor device according to the prior art.

먼저, 반도체 기판(10) 상에 통상의 국부적 산화방법을 이용하여 필드산화막(12)을 형성하고, 그 결과물 상에 산화막 및 도전층을 형성한 다음 패터닝하여 게이트 산화막(14) 및 게이트 전극(16)을 형성한다(제1도).First, a field oxide film 12 is formed on a semiconductor substrate 10 using a conventional local oxidation method, and an oxide film and a conductive layer are formed on the resultant film and then patterned to form a gate oxide film 14 and a gate electrode 16 (Fig. 1).

게이트 전극(16)이 형성된 결과물 상에 절연물, 예컨대 산화물을 침적한 다음, 이방성식각하여 상기 게이트 전극(16) 측벽에 스페이서(18)를 형성한다. 이어서, 스페이서(18)가 형성된 결과물 전면에 불순물을 주입하여 소오스/드레인(20)을 형성한다(제2도).An insulating material such as an oxide is deposited on the resultant structure in which the gate electrode 16 is formed and then anisotropically etched to form a spacer 18 on the side wall of the gate electrode 16. [ Subsequently, impurities are implanted into the entire surface of the resultant formed with the spacer 18 to form the source / drain 20 (FIG. 2).

제3도는 상기 제2도에 도시된 종래 반도체 장치에 의해 형성된 채널을 개략적으로 도시한 도면으로서, "L₁"은 채널의 길이를, "W₁"은 채널의 폭을 각각 나타낸다.FIG. 3 schematically shows a channel formed by the conventional semiconductor device shown in FIG. 2, wherein "L ₁ " represents the length of the channel and "W ₁ " represents the width of the channel.

상기 방법을 고집적화된 차세대 반도체 장치에 적용할 경우, 쇼트 채널 효과, 펀치 스루등에 의해 유효 채널의 길이가 더욱 짧아져 소자로서의 역할을 더 이상 수행할 수 없기 때문에, 상기와 같은 통상의 제조방법은 차세대 고집적 반도체 장치 제조에 적합하지 않다.When the above method is applied to a highly integrated next-generation semiconductor device, the effective channel becomes shorter due to short channel effect, punch through, etc., and can not perform its role as an element. It is not suitable for the manufacture of highly integrated semiconductor devices.

한편, 제1도 및 제2도에 도시된 바와 같이 실리콘의 부분산화법(LOCal Oxidation of Silicon)을 이용한 반도체장치는, 고집적화됨에 따라 소자분리막의 끝부분에 버즈비크(bird'beak)가 심하게 발생하여 소자활성영역이 잠식되기 때문에 소자의 전기적 특성이 악화된다. 따라서, 전기적인 분리특성 개선 및 소자활성영역과 소자분리영역 간의 단차 개선이 가능한 얕은 트렌치 소자분리(shallow trench isolation; 이하 "STI"라 한다) 방법이 차세대 고집적 반도체 장치 제조방법에 적합하다.Meanwhile, as shown in FIG. 1 and FIG. 2, the semiconductor device using the LOCal Oxidation of Silicon has a problem that bird's beak is severely generated at the end of the device isolation film due to high integration The device active region is eroded and the electrical characteristics of the device are deteriorated. Therefore, a shallow trench isolation (STI) method capable of improving the electrical isolation characteristics and improving the step between the active region and the element isolation region is suitable for the next generation of highly integrated semiconductor device manufacturing methods.

따라서, 본 발명의 목적은 STI를 채용함과 동시에 좁은 활성영역 내에서도 유효 채널 길이를 적정한 수준으로 확보할 수 있는 반도체 장치 제조방법을 제공하는 것이다.SUMMARY OF THE INVENTION It is therefore an object of the present invention to provide a semiconductor device fabrication method which can employ an STI and secure an effective channel length at an appropriate level even in a narrow active region.

제1도 및 제2도는 종래 기술에 따른 반도체 장치 제조방법을 설명하기 위해 도시한 단면도들이다.FIGS. 1 and 2 are cross-sectional views illustrating a conventional method for manufacturing a semiconductor device.

제3도는 상기 제2도에 도시된 종래 반도체 장치에 의해 형성된 채널을 개략적으로 도시한 도면이다.FIG. 3 schematically shows a channel formed by the conventional semiconductor device shown in FIG. 2.

제4도 내지 제6도는 본 발명에 의한 반도체장치 제조방법을 설명하기 위한 단면도들이다.FIGS. 4 to 6 are cross-sectional views illustrating a method of manufacturing a semiconductor device according to the present invention.

제7도는 상기 제6도에 도시된 본 발명에 따른 반도체 장치에 의해 형성된 채널을 개략적으로 도시한 도면이다.FIG. 7 is a view schematically showing a channel formed by the semiconductor device according to the present invention shown in FIG.

상기 달성하기 위하여 본 발명은, 반도체기판 상에 소자분리영역의 반도체 기판을 노출시키는 제1 물질층 및 제2 물질층을 형성하는 단계; 상기 제1 물질층 및 제2 물질층을 이용하여 상기 반도체기판을 소정깊이로 식각함으로써 트렌치를 형성하는 단계; 트렌치가 형성된 결과물 전면에 절연물을 증착한 다음 에치백하여 상기 트랜치 일부를 매립하는 제1 절연층을 형성하는 단계; 제1 절연층이 형성된 결과물 전면에 불순물을 이온주입하여 상기 트랜치 측벽에 소오스/드레인을 형성하는 단계; 상기 트랜치의 잔여부분을 매립하는 제2 절연층을 형성하는 단계; 상기 제1 물질층 및 제2 물질층을 제거하는 단계; 활성영역의 상기 반도체기판 일부를 소정깊이로 식각하여 원통형 트랜치를 형성하는 단계; 및 원통형 트랜치가 형성된 결과물 상에 산화물 및 도전물을 증착한 다음 패터닝하여 게이트 산화막 및 게이트 전극을 형성하는 단계를 구비하는 것을 특징으로 하는 반도체 장치 제조방법을 제공한다.According to an aspect of the present invention, there is provided a method of manufacturing a semiconductor device, comprising: forming a first material layer and a second material layer on a semiconductor substrate to expose a semiconductor substrate in an element isolation region; Forming a trench by etching the semiconductor substrate to a predetermined depth using the first material layer and the second material layer; Depositing an insulating material on the entire surface of the trench-formed resultant and then etching back the trench to form a first insulating layer for burying the trench portion; Forming a source / drain on the sidewall of the trench by ion-implanting impurities on the entire surface of the resultant product in which the first insulating layer is formed; Forming a second insulating layer to fill the remaining portion of the trench; Removing the first material layer and the second material layer; Etching a portion of the semiconductor substrate of the active region to a predetermined depth to form a cylindrical trench; And forming a gate oxide film and a gate electrode by depositing an oxide and a conductive material on the resultant product having the cylindrical trench and then patterning the gate oxide film and the gate electrode.

따라서, 채널을 원통형으로 형성함으로써, 쇼트 채널 효과 개선 및 반도체 장치의 특성 개선을 도모할 수 있다.Therefore, by forming the channel into a cylindrical shape, it is possible to improve the short channel effect and improve the characteristics of the semiconductor device.

이하, 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명하고자 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

제4도 내지 제6도는 본 발명에 의한 반도체장치 제조방법을 설명하기 위한 단면도들이고, 제7도는 상기 제6도에 도시된 반도체 장치에 의해 형성된 채널을 개략적으로 도시한 도면으로서, "L₂"는 채널의 길이를, "W₂"는 채널의 폭을 각각 나타낸다.4 is a cross-sectional view for explaining a method of manufacturing a semiconductor device according to the present invention, FIG. 7 is a schematic view of a channel formed by the semiconductor device shown in FIG. 6, wherein "L ₂ " Represents the length of the channel, and "W ₂ " represents the width of the channel.

제4도는 트랜치(t), 제1 절연막(56) 및 소오스/드레인(58)을 형성하는 단계를 도시한 것으로서, 반도체 기판(50) 상에, 제1 물질층 및 제2 물질층, 예컨대 패드산화막 및 질화막을 순차적으로 적층한 후, 사진식각 공정으로 상기 층들의 소정부위를 식각함으로써 트렌치가 형성될 영역을 노출시키고 활성영역을 정의하는 패드산화막(52) 및 질화막(54)을 형성한다. 다음에, 상기 패드산화막(52) 및 질화막(54)을 이용하여, 노출된 반도체기판(50)을 예컨대 반응성이온식각(reactive ion etching) 방법으로 식각함으로써, 트렌치(t)를 형성하고, 트렌치(t)가 형성된 결과물 전면에 산화물을 증착한 다음 에치백하여 상기 트랜치(t)의 일부를 채우는 제1 절연막(56)을 형성한다.4 shows the step of forming the trench t, the first insulating film 56 and the source / drain 58. On the semiconductor substrate 50, a first material layer and a second material layer, An oxide film and a nitride film are sequentially stacked, and then a pad oxide film 52 and a nitride film 54 are formed by exposing a region where the trench is to be formed and defining an active region by etching a predetermined portion of the layers by a photolithography process. Next, the exposed semiconductor substrate 50 is etched by, for example, a reactive ion etching method using the pad oxide film 52 and the nitride film 54 to form a trench t, t is formed on the entire surface of the resultant structure, an oxide is deposited on the entire surface of the resultant structure, and then the oxide film is etched back to form a first insulating film 56 filling the trench t.

이때, 상기 제1 절연막(56)은 1000Å∼10000Å 정도를 남기도록 에치백하는 것이 바람직하다.At this time, the first insulating layer 56 is preferably etched back to leave about 1000 Å to 10000 Å.

이후, 제1 절연막(56)이 형성된 결과물 전면에 불순물을 이온주입하여 상기 트랜치(t)의 측벽에 소오스/드레인(58)을 형성한다.Then, a source / drain 58 is formed on the sidewall of the trench t by ion-implanting impurities into the entire surface of the resultant product in which the first insulating film 56 is formed.

이때, 상기 소오스/드레인(58) 형성을 위한 이온주입은, 그 소오스물질로,⁷⁵As⁺,³¹P⁺,¹¹B⁺,⁴⁹BF₂중 선택된 어느 하나를 이용하는 것이 바람직하다.At this time, it is preferable to use any one selected from ⁷⁵ As ⁺ , ³¹ P ⁺ , ¹¹ B ⁺ , and ⁴⁹ BF ₂ as the source material for the ion implantation for forming the source / drain 58.

제5도는 상기 트랜치(t)를 매몰하는 제2 절연막(60)을 형성하는 단계를 도시한 것으로서, 소오스/드레인(58)이 형성된 결과물 전면에, 절연물, 예컨대 산화물을 증착한 다음 에치백하여 상기 트랜치(t)를 매립하는 제2 절연막(60)을 형성한다. 이어서, 상기 질화막(54) 및 패드산화막(52)을 제거함으로써, 활성영역과 STI를 채용한 소자분리영역을 완성한다.5 shows a step of forming a second insulating film 60 buried in the trench t. After an insulating material such as an oxide is deposited on the entire surface of the resultant material on which the source / drain 58 is formed, The second insulating film 60 filling the trench t is formed. Subsequently, the nitride film 54 and the pad oxide film 52 are removed to complete a device isolation region employing the active region and STI.

이때, 상기 제2 절연막(60)은 10000Å∼30000Å의 두께로 형성하는 것이 바람직하다.At this time, the second insulating layer 60 is preferably formed to a thickness of 10000 Å to 30000 Å.

제6도는 게이트 산화막(62) 및 게이트 전극(64)을 형성하는 단계를 도시한 것으로서, STI에 의해 분리된 활성영역 내에 원통형 트랜치를 형성하고, 그 결과물 상에 산화물 및 도전물을 증착한 다음 패터닝하여 게이트 산화막(62) 및 게이트 전극(64)을 형성한다.6 shows the step of forming a gate oxide 62 and a gate electrode 64, wherein a cylindrical trench is formed in the active region separated by the STI, the oxide and the conductor are deposited on the resultant, A gate oxide film 62 and a gate electrode 64 are formed.

상기와 같이 본 발명에 따르면, 상기 원통형 트랜치에 의해 원통형의 채널이 형성되고, 이때의 채널 길이는 제7도에 도시된 바와 같이 원형이 되며, 채널 폭은 트랜치의 깊이에 해당된다. 따라서, 종래에 비해, 유효 채널 폭이 넓어질수 있으므로, 쇼트 채널 효과나 펀치 스루 등의 특성이 개선될 수 있다.As described above, according to the present invention, a cylindrical channel is formed by the cylindrical trench, and the channel length becomes circular as shown in FIG. 7, and the channel width corresponds to the depth of the trench. Therefore, the effective channel width can be widened as compared with the prior art, so that the characteristics such as the short channel effect and punch through can be improved.

Claims (1)

반도체기판 상에 소자분리영역의 반도체 기판을 노출시키는 제1 물질층 및 제2 물질층을 형성하는 단계; 상기 제1 물질층 및 제2 물질층을 이용하여 상기 반도체기판을 소정깊이로 식각함으로써 트렌치를 형성하는 단계; 트렌치가 형성된 결과물 전면에 절연물을 증착한 다음 에치백하여 상기 트랜치 일부를 매립하는 제1 절연층을 형성하는 단계; 제1 절연층이 형성된 결과물 전면에 불순물을 이온주입하여 상기 트랜치 측벽에 소오스/드레인을 형성하는 단계; 상기 트랜치의 잔여부분을 매립하는 제2 절연층을 형성하는 단계; 상기 제1 물질층 및 제2 물질층을 제거하는 단계; 활성영역의 상기 반도체기판 일부를 소정깊이로 식각하여 원통형 트랜치를 형성하는 단계; 및 원통형 트랜치가 형성된 결과물 상에 산화물 및 도전물을 증착한 다음 패터닝하여 게이트 산화막 및 게이트 전극을 형성하는 단계를 구비하는 것을 특징으로 하는 반도체 장치 제조방법.Forming a first material layer and a second material layer on the semiconductor substrate to expose the semiconductor substrate in the element isolation region; Forming a trench by etching the semiconductor substrate to a predetermined depth using the first material layer and the second material layer; Depositing an insulating material on the entire surface of the trench-formed resultant and then etching back the trench to form a first insulating layer for burying the trench portion; Forming a source / drain on the sidewall of the trench by ion-implanting impurities on the entire surface of the resultant product in which the first insulating layer is formed; Forming a second insulating layer to fill the remaining portion of the trench; Removing the first material layer and the second material layer; Etching a portion of the semiconductor substrate of the active region to a predetermined depth to form a cylindrical trench; And depositing an oxide and a conductive material on the resultant product having the cylindrical trench and then patterning the gate oxide film and the gate electrode to form a gate oxide film and a gate electrode. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: It is disclosed by the contents of the first application.