KR980006369A - Method for forming charge storage electrode of semiconductor device - Google Patents

Abstract

본 발명은 반도체 소자의 전하 저장전극 형성방법을 제공하는 것으로, 도프드 실리콘 및 언도프드 실리콘을 순차적으로 반복하여 패터닝한 후 이 도프드 실리콘 및 언도프드 실리콘의 식각 선택비를 이용한 습식 식각공정으로 다수개의 핀 구조를 갖는 전하 저장전극을 형성하므로써 정전용량을 증가시킬 수 있으며, 또한 공정의 간단화로 인하여 소자의 수율을 향상시킬 수 있는 효과가 있다.The present invention provides a method of forming a charge storage electrode of a semiconductor device, wherein a wet etching process using an etch selectivity ratio of the doped silicon and the undoped silicon after patterning the doped silicon and the undoped silicon sequentially, The charge storage electrode having the fin structure can be formed to increase the capacitance, and the yield of the device can be improved due to the simplification of the process.

Description

반도체 소자의 전하 저장전극 형성방법Method for forming charge storage electrode of semiconductor device

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음Since this is a trivial issue, I did not include the contents of the text.

제2a내지 제2d도는 본 발명에 따른 반도체 소자의 전하 저장전극 형성방법을 설명하기 위한 소자의 단면도.Figs. 2a to 2d are sectional views of a device for explaining a method of forming a charge storage electrode of a semiconductor device according to the present invention.

Claims (5)

반도체 소자의 전하 저장전극 형성방법에 있어서, 접합영역이 형성된 실리콘기판상에 절연막을 형성한 후 접합영역의 소정부분이 노출되도록 상기 절연막을 패터닝하여 콘택홀을 형성하는 단계와, 상기 단계로부터 상기 실리콘기판의 전체 상부면에 제1 실리콘층 및 제2실리콘층을 순차적으로 반복하여 형성하는 단계와, 상기 단계로부터 상기 절연막이 노출되도록 상기 제1 실리콘층 및 제2 실리콘층을 패터닝하는 단계와, 상기 단계로부터 습식 식각공정으로 상기 제1 실리콘층 및 제2 실리콘층을 선택적 식각하는 단계와, 상기 단계로부터 상기 제2 실리콘층의 불순물 이온을 주입한 후 활성화시켜 전하 저장전극을 형성하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 전하 저장전극 형성방법.A method of forming a charge storage electrode of a semiconductor device, the method comprising: forming an insulating film on a silicon substrate having a junction region formed thereon; patterning the insulating film to expose a predetermined portion of the junction region to form a contact hole; Forming a first silicon layer and a second silicon layer on the entire upper surface of the substrate by repeating the steps of: patterning the first silicon layer and the second silicon layer to expose the insulating film; Selectively etching the first silicon layer and the second silicon layer using a wet etching process; and injecting impurity ions of the second silicon layer and activating the impurity ions from the second silicon layer to form a charge storage electrode Wherein the charge storage electrode is formed on the semiconductor substrate. 제1항에 있어서, 상기 제1실리콘층은 도프드 폴리실리콘 또는 도프드 아몰퍼스 실리콘중 하나로 이루어지는 것을 특징으로 하는 반도체 소자의 전하 저장전극 형성방법.The method of claim 1, wherein the first silicon layer comprises one of doped polysilicon or doped amorphous silicon. 제1항에 있어서, 상기 제2실리콘층은 언도프드 폴리실리콘 또는 언도프드 아몰퍼스 실리콘 중 하나로 이루어지는 것을 특징으로 하는 반도체 소자의 전하 저장전극 형성방법.The method of claim 1, wherein the second silicon layer comprises one of undoped polysilicon or undoped amorphous silicon. 제1항에 있어서, 상기 제1실리콘층 및 제2실리콘층은 각각 200내지 1000Å의 두께로 형성되는 것을 특징으로 하는 반도체 소자의 전하 저장전극 형성방법.The method of claim 1, wherein the first silicon layer and the second silicon layer are each formed to a thickness of 200 to 1000 ANGSTROM. 제1항에 있어서, 상기 습식 식각공정은 20내지 100℃의 암모니아수에 초순수를 0.1내지 100의 비율로 혼합한 용액을 사용하여 실시되는 것을 특징으로 하는 반도체 소자의 전하 저장전극 형성방법.The method of claim 1, wherein the wet etching is performed using a solution of ammonia water at 20-100 ° C and ultrapure water at a ratio of 0.1-100.