KR980004043A - Prototyping System and Control Method - Google Patents

Prototyping System and Control Method Download PDF

Info

Publication number
KR980004043A
KR980004043A KR1019970050810A KR19970050810A KR980004043A KR 980004043 A KR980004043 A KR 980004043A KR 1019970050810 A KR1019970050810 A KR 1019970050810A KR 19970050810 A KR19970050810 A KR 19970050810A KR 980004043 A KR980004043 A KR 980004043A
Authority
KR
South Korea
Prior art keywords
dynamic
probe
signal line
deformable
logic
Prior art date
Application number
KR1019970050810A
Other languages
Korean (ko)
Inventor
양세양
Original Assignee
양세양
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 양세양 filed Critical 양세양
Priority to KR1019970050810A priority Critical patent/KR980004043A/en
Priority to KR1019980000771A priority patent/KR19990035745A/en
Publication of KR980004043A publication Critical patent/KR980004043A/en
Priority to US09/164,758 priority patent/US6263484B1/en

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/32Circuit design at the digital level
    • G06F30/33Design verification, e.g. functional simulation or model checking
    • G06F30/3308Design verification, e.g. functional simulation or model checking using simulation
    • G06F30/331Design verification, e.g. functional simulation or model checking using simulation with hardware acceleration, e.g. by using field programmable gate array [FPGA] or emulation
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2289Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing by configuration test
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/25Testing of logic operation, e.g. by logic analysers
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/36Preventing errors by testing or debugging software

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

본 발명은 설계된 디지탈 회로의 검증을 신속하고 용이하게 수행할 수 있는 프로토타이핑 시스템 및 그 제어 방법에 관한 것이다.The present invention relates to a prototyping system and a control method thereof that can quickly and easily perform verification of a designed digital circuit.

본 발명에서는 서버용 컴퓨터로 하여금 검증대상 디지탈 회로에 대한 기본 프로그래밍 패턴을 생성하게 함과 아울러 기본 프로그래밍 패턴을 변형로직모듈에 다운로드되게 하여 검출대상회로가 변형로직모듈상의 동적 부분 변형가능로직소자들에 의해 분할·구현되게 한다. 또한 서버용 컴퓨터는 부분 변형 프로그래밍 패턴들을 이용하여 동적 부분변형가능로직소자들의 내부에 은닉된 어떠한 탐침대상 신호선들도 탐침전용선에 고속으로 탐침시점에서만 일시적으로 접속시킴으로써 동적 부분변형가능로직소자들 내부에 은닉되어 구현된 검증 대상인 디지탈 회로의 모든 신호선들로부터의 신호값들을 빠르게 탐침하여 검증한다.According to the present invention, the server computer generates a basic programming pattern for the digital circuit to be verified and the basic programming pattern is downloaded to the deformation logic module so that the detection circuit is executed by the dynamic partial deformation logic on the deformation logic module. It is divided and implemented. The server computer also uses partial strain programming patterns to conceal inside the dynamic partially deformable logic by temporarily connecting any probe-like signal lines hidden inside the dynamic partially deformable logic elements to the probe-only line at high speed at the probe point. The signal values from all the signal lines of the digital circuit to be verified are quickly probed and verified.

Description

프로토타이핑 시스템 및 그 제어방법Prototyping System and Control Method

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음Since this is an open matter, no full text was included.

제5도는 본 발명의 일 실시예에 따른 프로토타이핑 방법을 설명하는 흐름도.5 is a flowchart illustrating a prototyping method according to an embodiment of the present invention.

제6도는 제4도에서의 탐침신호선 X에 대한 콘 회로를 개략적으로 도시하는 도면.6 schematically shows a cone circuit for the probe signal line X in FIG.

제7도는 제6도의 콘 회로가 구현된 BC를 개략적으로 도시한 도면.FIG. 7 schematically illustrates BC in which the cone circuit of FIG. 6 is implemented.

Claims (8)

소자에 대한 프로그래밍에 의해 다양한 형태의 디지탈 하드웨어를 구현하는 적어도 1이상의 동적 부분변형가능로직소자와 이들 적어도 1이상의 동적 부분변형가능로직소자들의 입출력단자에 접속될 수 있는 적어도 1이상의 탐침전용선을 가지는 변형로직모듈과, 검증대상 회로에 대한 기본 프로그래밍 패턴을 생성하여 상기 변형로직모듈에 다운로드함으로서 상기 검증대상 회로가 상기 동적 부분변형가능로직소자들에 의해 분할·구현되게 하고, 부분 변형 프로그래밍 패턴 쌍들을 이용하여 상기 동적 부분변형가능로직소자들의 내부에 은닉된 탐침대상 신호선들을 상기 탐침전용선에 동적으로 탐침시점에서만 일시적으로 접속시킴으로써 상기 동적 부분 변형가능로직소자들의 내부에 인닉되어 구현된 탐침대상 신호선들의 신호값들을 검증하는 서버용 컴퓨터 및 프로토타이핑 시스템 운영 소프트웨어를 구비하는 것을 특징으로 하는 프로토타이핑 시스템.Modifications having at least one dynamic partially deformable logic element that implements various types of digital hardware by programming the device and at least one probe dedicated line that can be connected to the input and output terminals of the at least one dynamic partially deformable logic element. By generating a logic module and a basic programming pattern for the circuit to be verified and downloading it to the modified logic module, the circuit to be verified is divided and implemented by the dynamic partially deformable logic elements, and using the partially modified programming pattern pairs. The signal values of the probe signal lines concealed inside the dynamic partially deformable logic elements by temporarily connecting the probe-shaped signal lines hidden inside the dynamic partially deformable logic elements to the probe-only line only at the time of the probe. To verify Beoyong computer and prototyping prototyping system comprising the system's operating software. 제1항에 있어서, 상기 서버용 컴퓨터와 상기 동적 부분변형로직모듈간의 신호를 중계하는 중계수단을 추가로 구비하는 것을 특징으로 하는 프로토타이핑 시스템.The prototyping system according to claim 1, further comprising relay means for relaying a signal between the server computer and the dynamic partial deformation logic module. 제1항에 있어서, 상기 서버용 컴퓨터에서 상기 탐침대상 신호선이 상기 동적 부분변형 가능로직소자의 특정 BC 내부에 은닉되어 구현된 신호선인지는 여부를 판단하여 BC 내부에 은닉된 신호선인 경우에 이의 탐침을 위하여 이 특정 BC의 입력단에서 탐침대상 신호선까지의 콘 회로를 이 특정 BC에 재 구현되도록 동적 부분변형가능로직소자의 동적 부분 변형 프로그래밍을 수행하는 것을 특징으로 하는 프로토타이핑 시스템.The method of claim 1, wherein in the server computer, it is determined whether the signal line on the tamper is a signal line concealed inside a specific BC of the dynamic partially deformable logic element, and if the signal line is hidden inside the BC, And to perform dynamic partial deformation programming of the dynamic partial deformable logic element such that the cone circuit from the input of this particular BC to the signal line on the tamper is re-implemented in this particular BC. 제1항에 있어서, 상기 부분 변형 프로그래밍 패턴으로 상기 동적 부분변형가능로직소자의 내부에 은닉된 탐침대상 신호선이 그 동적 부분변형가능로직소자의 특정 출력단자를 경유하여 상기 탐침전용선에 접속되도록 동적 부분 변형 프로그래밍을 수행하는 것을 특징으로 하는 프로토타이핑 시스템.The dynamic portion of claim 1, wherein a signal-shaped signal line concealed inside the dynamic partially deformable logic element in the partially deformable programming pattern is connected to the probe-only line via a specific output terminal of the dynamic partially deformable logic element. A prototyping system, characterized by performing variant programming. 검증대상 회로와 검증용 입력패턴과 그 회로에서 탐침될 탐침대상 신호선을 입력하는 단계와, 상기 검증대상 회로를 적어도 1이상의 동적 부분변형가능로직소자들과 적어도 1이상의 탐침전용선을 가지는 변형로직모듈에 구현시키기 위한 기본 프로그래밍 패턴을 생성하는 단계와, 상기 기본 프로그래밍 패턴을 상기 변형로직모듈에 다운로딩하여 상기 검증대상회로가 상기 동적 부분변형가능로직소자들에 의해 분할·구현시키는 단계와, 상기 탐침대상신호선이 상기 동적 부분변형가능로직소자들의 특정 BC 내부에 은닉된 신호선인가를 판단하는 단계와, 상기 탐침대상신호선이 상기 동적 부분변형가능로직소자들의 특정 BC 내부에 은닉된 신호선인 경우에는 BC의 입력에서부터 탐침대상신호선까지의 콘 회로를 생성하여 해당 BC를 부분 변화시키는 단계와 더불어 상기 탐침대상신호선을 출력으로 하고 있는 특정 BC의 출력선을 적어도 1이상의 탐침전용신호선으로 지정도니 상기 동적 부분변형가능로직소자의 출력단에 연결시키는 부분 변환 회로를 생성하는 단계와, 상기 부분변환 회로 정보로부터 상기 탐침대상 신호선이 은닉된 동적 부분변형가능로직소자에 대한 부분 변형 프로그래밍 패턴 쌍을 생성하는 단계와, 상기 부분 변형 프로그래밍 패턴 쌍의 탐침용 부분 변형 프로그래밍 패턴을 해당 동적 부분변형가능로직소자에 재 다운로딩하여 은닉된 탐침대상 신호선이 상기 해당 동적 부분변형가능로직소자의 적어도 1이상의 탐침전용선 중 어느 하나에 일시적으로 동적 연결되도록 하는 단계와 상기 부분 변형 프로그래밍 패턴 쌍의 복귀용 부분 변형 프로그래밍 패턴을 해당 동적 부분변형가능로직소자에 재 다운로딩하여 시초회로로 복귀하는 단계를 포함하는 것을 특징으로 하는 프로토타이핑 방법.Inputting a circuit to be verified, an input pattern for verification, and a signal line on a probe to be probed from the circuit, and the circuit to be deformed into a modified logic module having at least one dynamic partial deformation logic element and at least one probe dedicated line. Generating a basic programming pattern to implement, downloading the basic programming pattern to the deformation logic module, and dividing and implementing the verification target circuit by the dynamic partially deformable logic elements; Determining whether a signal line is a signal line concealed within a specific BC of the dynamic partially deformable logic elements; and if the signal-phase signal line is a signal line concealed inside a specific BC of the dynamic partially deformable logic elements, input of BC Creates a cone circuit from to to the signal line to partially change the BC Generating a partial conversion circuit for connecting the output line of the specific BC, which outputs the signal on the probe bed, to at least one probe-only signal line, to an output terminal of the dynamic partially deformable logic element; Generating a partially deformed programming pattern pair for the dynamic deformable logic element concealed by the signal line on the tamper, and converting the probe partially deformable programming pattern of the pair of partially deformed programming patterns into a corresponding dynamic deformable logic; Re-downloading to the device so that the concealed probe-shaped signal line is temporarily dynamically connected to any one or more of the at least one probe-only lines of the corresponding dynamic deformable logic element and the partial deformation programming for returning the partial deformation programming pattern pair. The pattern has its dynamic partial By down-loading material in the logic element prototyping method comprising the step of returning to the beginning circuit. 제5항에 있어서, 상기 탐침용 부분 변형 프로그래밍 패턴은 상기 동적 부분변형가능로직소자의 내부에 은닉된 탐침대상 신호선이 그 동적 부분변형가능로직소자의 출력단자를 경유하여 상기 적어도 1이상의 탐침전용선에 접속되어 탐침대상 신호선의 값이 중계모듈을 통하여 서버용 컴퓨터에 전송되어 분석될 수 있도록 하는 것을 특징으로 하는 프로토타이핑 방법.6. The method of claim 5, wherein the probe partially deformable programming pattern comprises a probe-like signal line concealed inside the dynamic partially deformable logic element to the at least one probe dedicated line via an output terminal of the dynamic partially deformable logic element. Prototyping method, characterized in that the value of the signal line on the tamper is transmitted to the server computer through the relay module for analysis. 검증대상회로와 검증용 입력패턴과 그 회로에서 탐침될 탐침대상 신호선들을 입력하는 단계와, 상기 검증 대상회로를 적어도 1이상의 동적 부분변형가능로직소자들과 적어도 1이상의 탐침전용선을 가지는 변형로직모듈에 구현시키기 위한 기본 프로그래밍 패턴을 생성하는 단계와, 상기 기본 프로그래밍 패턴을 상기 변형로직모듈에 다운로딩 하여 상기 검증대상 회로가 상기 동적 부분변형가능로직소자들에 의해 분할·구현시키는 단계와, 상기 탐침대상신호선들 각각에 대하여 상기 동적 부분변형가능로직소자의 BC 내부에 은닉된 신호선인지 상기 동적 부분변형가능로직소자의 BC 외부로 노출된 신호선인지를 분류하는 단계와, 상기 분류된 각각의 탐침대상신호선이 상기 동적 부분변형가능로직소자들의 특정 BC 내부에 은닉된 신호선인 경우에는 BC의 입력에서부터 탐침대상신호선까지의 콘 회로를 생성하여 해당 BC를 부분 변화시키는 단계와 더불어 상기 탐침대상신호선을 출력하고 있는 특정 BC의 출력선을 적어도 1이상의 탐침전용신호선으로 지정된 상기 동적 부분변형가능로직소자의 출력단에 연결시키는 부분 변환 회로를 생성하는 단계와, 상기 부분 변환 회로 정보로부터 상기 분류된 각각의 탐침대상신호선이 은닉된 동적 부분변형가능로직소자에 대한 부분 변형 프로그래밍 패턴 쌍을 분류된 탐침대상신호선들 각각에 대하여 임의의 순서에 따라 생성하여 서버용 컴퓨터의 기억장치에 저장시키는 단계와, 탐침대상 모든 신호선들에서의 탐침 순서에 따라 상기 저장된 부분 변형 프로그래밍 패턴 쌍의 탐침용 부분 변형 프로그래밍 패턴을 탐침 순서적으로 해당 동적 부분변형가능로직소자에 재 다운로딩하여 은닉된 탐침대상 신호선이 상기 해당 동적 부분변형가능로직소자의 적어도 1이상의 탐침전용선 중 어느 하나에 일시적으로 동적 연결되어 탐침대상 신호선에서의 논리값이 중계모듈을 통하여 서버용 컴퓨터에서 읽혀들일 수 있게 하는 단계와 탐침대상 모든 신호선들에서의 탐침 순서에 따라 현재의 탐침대상신호선에 대한 상기 저장된 부분변형 프로그래밍 패턴 쌍의 복귀용 부분 변형 프로그래밍 패턴을 해당 동적 부분변형가능로직소자에 재 다운로딩하여 시초회로로 복귀하는 단계를 포함하는 것을 특징으로 하는 프로토타이핑 방법.Inputting the verification target circuit and the verification input pattern and the signal line on the probe to be probed in the circuit; and the verification circuit is provided to a modified logic module having at least one dynamic partial deformation logic element and at least one probe dedicated line. Generating a basic programming pattern to implement, downloading the basic programming pattern to the deformation logic module and dividing and implementing the circuit to be verified by the dynamic partially deformable logic elements; Classifying, for each of the signal lines, whether the signal line is hidden inside the BC of the dynamic partially deformable logic element or is a signal line exposed to the outside of the BC of the dynamic partially deformable logic element; B in the case of a signal line hidden inside a specific BC of the dynamic partially deformable logic elements Generating a cone circuit from the input of C to the signal line on the tomboard to partially change the corresponding BC, and the dynamic partial deformation of the specific BC outputting the tomline signal line to at least one probe-only signal line Generating a partial conversion circuit for coupling to an output terminal of a logic element, and classifying a partially modified programming pattern pair for a dynamic partially deformable logic element in which each classified bed signal line is hidden from the partial conversion circuit information. Generating and storing each of the target signal lines in a random order in a storage device of the server computer; and detecting the probe partial deformation programming patterns of the pair of stored partial deformation programming patterns according to the probe order of all signal lines on the probe. Dynamic partial deformable logic in probe sequence The signal-bed signal line hidden by re-downloading is temporarily connected to at least one of the at least one probe-dedicated lines of the dynamic partial deformable logic element so that the logic value of the signal-shaped signal line is transferred from the server computer through the relay module. Re-download the partially deformed programming pattern for returning the stored partial deformed programming pattern pair for the current on-bird signal line to the corresponding dynamic deformable logic element according to the step of enabling reading and the order of the probes on all signal lines on the probe. Prototyping method comprising the step of loading and returning to the initial circuit. 제7항에 있어서, 상기 탐침용 부분 변형 프로그래밍 패턴은 상기 동적 부분변형가능로직소자의 내부에 은닉된 탐침대상 신호선이 그 동적 부분변형가능로직소자의 출력단자를 경유하여 상기 1이상의 타침전용선에 접속되어 탐침대상 신호선의 값이 중 듈을 통하여 서버용 컴퓨터에 전송되어 분석될 수 있도록 하는 것을 특징으로 하는 프로토타이핑 방법.8. The probe according to claim 7, wherein the probe partially deformable programming pattern has a probe-like signal line hidden inside the dynamic partly deformable logic element connected to the one or more needle-dedicated lines via the output terminal of the dynamic partly deformable logic element. And the value of the signal line on the tamper is transmitted to the server computer through the module so that the value can be analyzed. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.
KR1019970050810A 1997-10-01 1997-10-01 Prototyping System and Control Method KR980004043A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019970050810A KR980004043A (en) 1997-10-01 1997-10-01 Prototyping System and Control Method
KR1019980000771A KR19990035745A (en) 1997-10-01 1998-01-14 Prototyping System and Control Method
US09/164,758 US6263484B1 (en) 1997-10-01 1998-10-01 Prototyping system and a method of operating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970050810A KR980004043A (en) 1997-10-01 1997-10-01 Prototyping System and Control Method

Publications (1)

Publication Number Publication Date
KR980004043A true KR980004043A (en) 1998-03-30

Family

ID=65721678

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1019970050810A KR980004043A (en) 1997-10-01 1997-10-01 Prototyping System and Control Method
KR1019980000771A KR19990035745A (en) 1997-10-01 1998-01-14 Prototyping System and Control Method

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1019980000771A KR19990035745A (en) 1997-10-01 1998-01-14 Prototyping System and Control Method

Country Status (1)

Country Link
KR (2) KR980004043A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101673896B1 (en) 2015-11-24 2016-11-09 주식회사 넷커스터마이즈 service prototyping systems based User Experience with motion space for location-confirmation of object

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0651343B1 (en) * 1988-10-05 2004-04-28 Quickturn Design Systems, Inc. Method of using electronically reconfigurable gate array logic and apparatus formed thereby
US5109353A (en) * 1988-12-02 1992-04-28 Quickturn Systems, Incorporated Apparatus for emulation of electronic hardware system
IL109921A (en) * 1993-06-24 1997-09-30 Quickturn Design Systems Method and apparatus for configuring memory circuits
JP3168839B2 (en) * 1994-09-09 2001-05-21 株式会社日立製作所 Logic emulation system and equivalent circuit generation method
JP2888512B2 (en) * 1995-09-22 1999-05-10 三菱電機マイコン機器ソフトウエア株式会社 Emulation device

Also Published As

Publication number Publication date
KR19990035745A (en) 1999-05-25

Similar Documents

Publication Publication Date Title
KR100483876B1 (en) Semiconductor integrated circuit design and evaluation system
KR970003207A (en) Clock generator of semiconductor memory device
EP0499671B1 (en) Integrated circuit chip with built-in self-test for logic fault detection
KR970060247A (en) Data output control circuit of semiconductor memory device with pipeline structure
KR940007892A (en) Semiconductor integrated circuit device with diagnostic function
KR970012153A (en) How to run data processor and breakpoint operations
KR980004043A (en) Prototyping System and Control Method
KR960032501A (en) A scan test circuit used in a semiconductor integrated circuit device
KR970705758A (en) TEST PATTERN GENERATOR
JP3978285B2 (en) Nonvolatile memory built-in semiconductor device test method
JPS643748A (en) Test device for software logical device
KR970032197A (en) Image Processing System for Product Inspection
JPWO2009122699A1 (en) Test module, test apparatus and test method
JPH10334131A (en) Logical verification device
JPH10253707A (en) Tester for integrated circuit
JPH04367946A (en) Debug information output system
KR940017196A (en) Graphic dedicated control circuit
SU857985A1 (en) Probabilistic simulating device
JPS63103985A (en) Inspecting device for integrated circuit element
KR19980049850A (en) Simulation device of engine control
KR970007644A (en) DRAM data access control method with 16-bit data bus and its circuit
JP3186762B2 (en) IC test equipment
KR960039865A (en) EVR automatic adjustment device and control method
KR970049553A (en) Memory board with self test
JPH01189218A (en) Test pattern generator

Legal Events

Date Code Title Description
G15R Request for early opening