Claims (13)
절연성 투명기판위에 활성층을 형성하는 단계; 상기 활성층상에 포토레지스트를 증착하여 패터닝을 한후 불순물을 이온 주입하는 단계; 상기 포토 레지스트를 제거하고 게이트절연막을 형성하는 단계; 상기 게이트 절연막위에 제1, 2, 3도전층을 형성하는 단계; 상기 활성층내에 이온주입을 하여 소오스 영역 및 드레인영역을 형성하는 단계; 기판 전면에 제1층간 절연막을 형성하는 단계; 상기 소오스영역과 드레인영역의 상부 및 상기의 일 게이트 전극물질상에 제1층간 절연막을 일부 제거하고 다수개의 제1컨텍홀을 형성하는 단계; 상기 다수개의 제1컨텍홀상에 메탈을 증착하여 상기 소오스영역과 접하여 데이터라인을 형성하는 금속배선과, 상기 드레인영역과 일 게이트 전극물질을 연결시켜주는 금속배선을 형성하는 단계; 상기 형성된 메탈층위에 제2층간 절연막을 형성하는 단계; 상기 일 게이트 전극물질위에 제2컨텍홀을 형성하는 단계; 상기 제2층간 절연막 상부에 상기 컨텍홀을 통해 드레인 영역과 연결된 게이트전극과 접속되는 화소전극을 형성하는 단계; 상기 화소전극 상부에 보호막을 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 액정표시장치의 제조방법.Forming an active layer on the insulating transparent substrate; Depositing a photoresist on the active layer, patterning and implanting impurities; Removing the photoresist and forming a gate insulating film; Forming first, second, and third conductive layers on the gate insulating layer; Implanting ions into the active layer to form a source region and a drain region; Forming a first interlayer insulating film on the entire surface of the substrate; Forming a plurality of first contact holes by partially removing the first interlayer insulating film on the source region and the drain region and on the one gate electrode material; Depositing a metal on the plurality of first contact holes to form a data line in contact with the source region, and forming a metal wiring line connecting the drain region and the gate electrode material; Forming a second interlayer insulating film on the formed metal layer; Forming a second contact hole on the one gate electrode material; Forming a pixel electrode connected to the gate electrode connected to the drain region through the contact hole on the second interlayer insulating film; And forming a passivation layer on the pixel electrode.
제1항 있어서, 상기 제1도전층은 게이트 전극임을 특징으로 하는 액정표시장치의 제조방법.The method of claim 1, wherein the first conductive layer is a gate electrode.
제1항에 있어서, 상기 제2도전층은 스토리지 캐패시터의 상부전극라인 임을 특징으로 하는 액정표시장치의 제조방법.The method of claim 1, wherein the second conductive layer is an upper electrode line of the storage capacitor.
제1항에 있어서, 상기 제3도전층은 TFT의 드레인영역과 화소전극과의 연결라인임을 특징으로 하는 액정표시장치의 제조방법.The method of claim 1, wherein the third conductive layer is a connection line between the drain region of the TFT and the pixel electrode.
절연성 투명기판위에 활성층을 형성하는 단계; 상기 활성층상에 포토 레지스트를 증착하여 패터닝을 한후 불순물을 이온 주입하는 단계; 상기 포토 레지스트를 제거하고 상기 활성층상에 게이트절연막을 형성하는 단계; 상기 게이트 절연막을 선택적으로 식각하여 상기 활성층의 소정영역을 노출시키는 제3컨텍홀을 형성하는 단계; 상기 제3컨텍홀 및 게이트절연막상에 제1, 2, 3도전층을 형성하는 단계; 상기 활성층내애 불순물 이온주입을 하여 소오스영역 및 드레인영역을 형성하는 단계; 기판전면에 제1층간 절연막을 형성하는 단계; 상기 게이트 절연막 및 제1층간 절연막의 일부분을 제거하고 제1컨텍홀을 형성하는 단계; 상기 제1컨택홀상에 메탈을 증착하여 상기 소오스영역과 접하여 데이터라인을 형성하는 금속배선과, 상기 드레인영역과 일 게이트 전극 물질을 연결시켜주는 금속배선을 형성하는 단계; 상기 형성된 메탈층위에 제2층간 절연막을 형성하는 단계; 상기 일 게이트 전극물질 위에 제2컨택홀을 형성하는 단계; 상기 제2층간 절연막 상부에 상기 컨텍홀을 통해 드레인 영역과 연결된 게이트전극과 접속되는 화소전극을 형성하는 단계; 상기 화소전극 상부에 보호막을 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 액정표시장치의 제조방법.Forming an active layer on the insulating transparent substrate; Depositing a photoresist on the active layer, patterning and implanting impurities; Removing the photoresist and forming a gate insulating film on the active layer; Forming a third contact hole exposing a predetermined region of the active layer by selectively etching the gate insulating film; Forming first, second and third conductive layers on the third contact hole and the gate insulating film; Implanting impurity ions into the active layer to form a source region and a drain region; Forming a first interlayer insulating film on the entire surface of the substrate; Removing a portion of the gate insulating film and the first interlayer insulating film to form a first contact hole; Depositing a metal on the first contact hole to form a data line in contact with the source region; and forming a metal interconnection connecting the drain region and the gate electrode material. Forming a second interlayer insulating film on the formed metal layer; Forming a second contact hole on the one gate electrode material; Forming a pixel electrode connected to the gate electrode connected to the drain region through the contact hole on the second interlayer insulating film; And forming a passivation layer on the pixel electrode.
제5항에 있어서, 상기 제1도전층은 게이트 전극라인 임을 특징으로 하는 액정표시장치의 제조방법.6. The method of claim 5, wherein the first conductive layer is a gate electrode line.
제5항에 있어서, 상기 제1도전층은 스토리지 캐패시터의 상부전극라인 임을 특징으로 하는 액정포시장치의 제조방법.6. The method of claim 5, wherein the first conductive layer is an upper electrode line of the storage capacitor.
제5항에 있어서, 상기 제3게이트 전극물질을 TFT의 드레인영역과 화소전극과의 연결라인 임을 특징으로 하는 액정표시장치의 제조방법.6. The method of claim 5, wherein the third gate electrode material is a connection line between the drain region of the TFT and the pixel electrode.
절연성 투명기판위에 활성층을 형성하는 단계; 상기 활성층상에 포토레지스트를 형성하여 패터닝을 한 후 불순물을 이온 주입하는 단계; 상기 포토레지스트를 제거하고, 상기 활성층상에 게이트 절연막을 형성하는 단계; 상기 게이트 절연막의 일부분을 선택적으로 식각하여 상기 활성층의 소정영역을 노출시키는 복수개의 제3컨텍홀을 형성하는 단계; 상기 제3컨텍홀 및 게이트절연막상에 제1, 2, 3, 4도전층을 형성하는 단계; 상기 활성층내에 불순물 이온주입을 하여 소오스영역 및 드레인영역을 형성하는 단계; 기판전면에 제1층간 절연막을 형성하는 단계; 상기 게이트 절연막 및 제1층간 절연막의 일부분을 제거하고 제1컨택홀을 형성하는 단계; 상기 제1컨텍홀상에 메탈을 증착하여 금속배선을 형성하는 단계; 상기 형성된 메탈층위에 제2층간 절연막을 형성하는 단계; 상기 일 게이트 전극물질 위에 제2컨택홀을 형성하는 단계; 상기 제2층간 절연막 상부에 상기 컨택홀을 통해 드레인 영역과 연결된 게이트전극과 접속되는 화소전극을 형성하는 단계; 상기 화소전극 상부에 보호막을 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 액정표시장치의 제조방법.Forming an active layer on the insulating transparent substrate; Forming a photoresist on the active layer, performing patterning, and ion-implanting impurities; Removing the photoresist and forming a gate insulating film on the active layer; Forming a plurality of third contact holes exposing a predetermined region of the active layer by selectively etching a part of the gate insulating film; Forming first, second, third, and fourth conductive layers on the third contact hole and the gate insulating film; Implanting impurity ions into the active layer to form a source region and a drain region; Forming a first interlayer insulating film on the entire surface of the substrate; Removing a portion of the gate insulating film and the first interlayer insulating film to form a first contact hole; Depositing a metal on the first contact hole to form a metal wiring; Forming a second interlayer insulating film on the formed metal layer; Forming a second contact hole on the one gate electrode material; Forming a pixel electrode connected to the gate electrode connected to the drain region through the contact hole on the second interlayer insulating film; And forming a passivation layer on the pixel electrode.
제9항에 있어서, 상기 제1게이트 전극물질은 게이트 전극라인 임을 특징으로 하는 액정표시장치의 제조방법.10. The method of claim 9, wherein the first gate electrode material is a gate electrode line.
제9항에 있어서, 상기 제2게이트 전극물질은 스토리지 캐패시터의 상부전극라인 임을 특징으로 하는 액정표시장치의 제조방법.10. The method of claim 9, wherein the second gate electrode material is an upper electrode line of the storage capacitor.
제9항에 있어서, 상기 제3게이트 전극물질을 TFT의 드레인영역과 화소전극과의 연결라인 임을 특징으로 하는 액정표시장치의 제조방법.10. The method of claim 9, wherein the third gate electrode material is a connection line between the drain region of the TFT and the pixel electrode.
제9항에 있어서, 상기 제4게이트 전극물질은 TFT의 소오스영역과 메탈전극과의 연결라인 임을 특징으로 하는 액정표시장치의 제조방법.10. The method of claim 9, wherein the fourth gate electrode material is a connection line between the source region of the TFT and the metal electrode.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: It is disclosed by the contents of the first application.