KR970072677A - 고장방지 데이터 처리 시스템 - Google Patents

고장방지 데이터 처리 시스템 Download PDF

Info

Publication number
KR970072677A
KR970072677A KR1019970011965A KR19970011965A KR970072677A KR 970072677 A KR970072677 A KR 970072677A KR 1019970011965 A KR1019970011965 A KR 1019970011965A KR 19970011965 A KR19970011965 A KR 19970011965A KR 970072677 A KR970072677 A KR 970072677A
Authority
KR
South Korea
Prior art keywords
oscillator
reference oscillator
clock
master
phase locked
Prior art date
Application number
KR1019970011965A
Other languages
English (en)
Other versions
KR100437289B1 (ko
Inventor
데이비드 드라이어 미카엘
라비 랄레흐 이스마엘
Original Assignee
로날드 제임스 웨스트
인더스트리얼 콘트롤 서비시스 테크놀로지 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 로날드 제임스 웨스트, 인더스트리얼 콘트롤 서비시스 테크놀로지 리미티드 filed Critical 로날드 제임스 웨스트
Publication of KR970072677A publication Critical patent/KR970072677A/ko
Application granted granted Critical
Publication of KR100437289B1 publication Critical patent/KR100437289B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1604—Error detection or correction of the data by redundancy in hardware where the fault affects the clock signals of a processing unit and the redundancy is at or within the level of clock signal generation hardware
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10—Distribution of clock signals, e.g. skew
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/18—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits
    • G06F11/183—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits by voting, the voting not being performed by the redundant components

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Hardware Redundancy (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

삼중 데이터 처리 시스템의 3개의 처리 서브시스템에 3개의 상호 독립적인 클록신호를 제공하기 위한 클록신호원이 기술된다. 이 신호원은 마스터 기준 발진기(10), 마스터 발진기 및 3개의 상호독립적인 클록회로(14a 내지 14c)에 위상 로크된 종속 기준 발진기(12)를 포함한다. 각 클록 위상회로(14)는 올바르게 기능을 할 때 기준 발진기(10)의 출력신호에 위상로크되며 마스터 기준 발진기(10)에서 오기능이 탐지되면 종속 기준 발진기(12)에 위상로크된다.

Description

고정방지 데이터 처리 시스템
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 클록신호 소스를 보여준다.

Claims (3)

  1. 삼중화된 데이터 처리 시스템의 3개의 처리 서브시스템에 3개의 상호 독립적인 클록신호를 제공하며, 마스터 기준 발진기, 마스터 발지기에 위상로크되지만 주 기준 발진기가 고장날 경우에 독립적인 발진기로서 작동할 수 있는 종속 기준 발진기 및 마스터 발진기 및 종속 발진기에 연결된 3개의 상호독립적인 클록회로를 포함하며, 상기 클록회로는 기준 발진기는 오기능을 탐지하며 마스터 기준 발진기와 종속기준 종속기준 발진기 둘다가 기능을 할 때 마스터 기준 발진기의 출력신호에 위상로크될 수 있으며 기준 발진기중 하나에서 오기능이 탐지될 때 다른 기준 발진기에 위상로크될 수 있는 클록신호 소스.
  2. 제1항에 있어서, 각 클록회로가 기준 발진기에서 오기능을 결정하기 위해서 로컬 발진기로부터 나오는 신호와 두 개의 기준 발진기에서 나오는 신호를 비교하는 수단과 로컬 발진기를 포함함을 특징으로 하는 클록신호 소스.
  3. 3개의 상호 독립적인 클록신호를 삼중화된 데이터 처리 시스템의 3개의 처리 서브 시스템에 제공하며 첨부 도면에 도시되며 기술된대로 작동하도록 구축된 클록 신호 소스.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019970011965A 1996-04-03 1997-04-01 클럭신호소스 KR100437289B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB9607093.3 1996-04-03
GB9607093A GB2311881B (en) 1996-04-03 1996-04-03 Fault tolerant data processing systems
GB9607093,3 1996-04-03

Publications (2)

Publication Number Publication Date
KR970072677A true KR970072677A (ko) 1997-11-07
KR100437289B1 KR100437289B1 (ko) 2004-09-13

Family

ID=10791590

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970011965A KR100437289B1 (ko) 1996-04-03 1997-04-01 클럭신호소스

Country Status (7)

Country Link
US (1) US5859996A (ko)
EP (1) EP0800136B1 (ko)
KR (1) KR100437289B1 (ko)
CN (1) CN1130634C (ko)
DE (1) DE69706215T2 (ko)
GB (1) GB2311881B (ko)
SG (1) SG50811A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE9702176L (sv) * 1997-06-06 1998-12-07 Ericsson Telefon Ab L M En maskinvarukonstruktion för majoritetsval, samt test och underhåll av majoritetsval
US6188286B1 (en) 1999-03-30 2001-02-13 Infineon Technologies North America Corp. Method and system for synchronizing multiple subsystems using one voltage-controlled oscillator
US6970045B1 (en) 2003-06-25 2005-11-29 Nel Frequency Controls, Inc. Redundant clock module
CN101047490B (zh) * 2006-05-11 2011-07-20 华为技术有限公司 一种通信***时间故障的检测方法及其装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4185245A (en) * 1978-05-15 1980-01-22 International Telephone And Telegraph Corporation Fault-tolerant clock signal distribution arrangement
US4282493A (en) * 1979-07-02 1981-08-04 Motorola, Inc. Redundant clock signal generating circuitry
US4920540A (en) * 1987-02-25 1990-04-24 Stratus Computer, Inc. Fault-tolerant digital timing apparatus and method
US4644498A (en) * 1983-04-04 1987-02-17 General Electric Company Fault-tolerant real time clock
US5133064A (en) * 1987-04-27 1992-07-21 Hitachi, Ltd. Data processing system generating clock signal from an input clock, phase locked to the input clock and used for clocking logic devices
JPH0797328B2 (ja) * 1988-10-25 1995-10-18 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン フオールト・トレラント同期システム
US5355090A (en) * 1989-10-06 1994-10-11 Rockwell International Corporation Phase corrector for redundant clock systems and method
US5371764A (en) * 1992-06-26 1994-12-06 International Business Machines Corporation Method and apparatus for providing an uninterrupted clock signal in a data processing system

Also Published As

Publication number Publication date
DE69706215D1 (de) 2001-09-27
GB2311881B (en) 2000-03-29
GB2311881A8 (en) 1998-02-12
US5859996A (en) 1999-01-12
EP0800136A1 (en) 1997-10-08
SG50811A1 (en) 1998-07-20
KR100437289B1 (ko) 2004-09-13
EP0800136B1 (en) 2001-08-22
CN1175131A (zh) 1998-03-04
GB9607093D0 (en) 1996-06-05
DE69706215T2 (de) 2002-05-16
CN1130634C (zh) 2003-12-10
GB2311881A (en) 1997-10-08

Similar Documents

Publication Publication Date Title
KR950003948A (ko) 다중 주파수출력 클럭 발생기 시스템
KR910001514A (ko) 마이크로 프로세서 리세트 회로 및 방법과 컴퓨터 시스템
ATE210316T1 (de) Dreifach redundantes modulares rechnersystem
KR910700500A (ko) 회로망 인터페이스
KR910002135A (ko) 위상차 검출회로
KR930003584A (ko) 초 고주파 클럭 및 데이타 복구 회로를 위한 위상 검파기
WO2001052417A3 (en) Phase lock loop system and method
KR960009774A (ko) 전전자 교환기의 클럭 폴트 검출회로
KR900015453A (ko) 두개의 이진수 신호를 비교하기 위한 비교회로, 비교회로 시스템 및 그런 비교 회로를 포함한 처리 회로
US4446437A (en) Pulse monitor circuit
KR970072677A (ko) 고장방지 데이터 처리 시스템
ES2119703B1 (es) Procedimiento para la deteccion de la velocidad y sentido de giro mediante sensores dependientes del campo magnetico de la realizacion de este procedimiento.
NO984485L (no) Styrekrets
KR920022686A (ko) 위상동기 루프의 락 검출 시스템
KR100629538B1 (ko) 제 1 디지털 신호의 에지와 제 2 디지털 신호의 에지 사이의 시간차를 검출하는 회로
KR850004669A (ko) 연산 기능 회로 내의 선택 및 로킹회로
KR960016152A (ko) 위상 비교기
SU881682A1 (ru) Дублированное устройство
KR910008984A (ko) 스테레오 모우드 절환시 오동작 방지 방법
KR920022694A (ko) 이상검출표시 회로가 내장된 반도체소자
Truong Single chip fault tolerant clock for integrated modular avionics
JPS6227814A (ja) 故障検出回路
KR0116545Y1 (ko) 마스터 및 슬레이브 보드용 제어 신호 발생회로
KR920014085A (ko) 전전자 교환기의 d-버스 장애 노드 어드레스 감지회로
JPH0427229A (ja) 伝送装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130527

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140528

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee