KR970058449A

KR970058449A - Manufacturing method of multilayer circuit board

Info

Publication number: KR970058449A
Application number: KR1019950065931A
Authority: KR
Inventors: 조영래
Original assignee: 김광호; 삼성전자 주식회사
Priority date: 1995-12-29
Filing date: 1995-12-29
Publication date: 1997-07-31

Abstract

본 발명은 다층회로기판을 계단식으로 제조하는 방법에 관한 것으로 계단식으로 각 층마다 본딩패드를 구성하므로서 패키지의 하이 핀화에 대응할 수 있는 다층 회로기판을 제공하는 데 목적이 있다.The present invention relates to a method of manufacturing a multi-layered circuit board in a cascade, and an object of the present invention is to provide a multi-layered circuit board that can cope with high pinning of a package by forming a bonding pad for each layer.

이를 위해 본 발명은 기판위에 2층 패턴을 형성함과 동시에 본딩패드를 형성하는 단계와 상기 2층 패턴위에 상기 본딩패드가 노출되도록 구멍을 뚫은 프리프레그를 깔고 그 위에 구리층을 입힌 후 에칭하여 3층 패턴을 형성함과 동시에 본딩패드를 형성하는 단계와 상기 3층 패턴위에 상기 본딩패드가 노출되도록 구멍을 뚫은 프리프레그를 깔고 그 위에 구리층을 입힌 후 에칭하여 4층 패턴을 형성함과 동시에 본딩패드를 형성하는 단계로 이루어진 것을 특징으로 한다.To this end, the present invention forms a two-layer pattern on the substrate and at the same time forming a bonding pad and spreading a prepreg punched to expose the bonding pad on the two-layer pattern and coating a copper layer thereon and then etching it. Forming a layer pattern and simultaneously forming a bonding pad and spreading a prepreg punched to expose the bonding pad on the three layer pattern, coating a copper layer thereon, and etching to form a four layer pattern and bonding at the same time. Characterized in that the step of forming a pad.

이같이 구조의 본 발명은 본딩패드가 2,3,4층에 모두 형성되어 있어서 기존의 다층회로기판에 비해 2배 이상으로 본딩수를 증가시킬 수 있어 패키지의 하이 핀화에 대처가 가능하다.In the present invention having the structure as described above, the bonding pads are formed on all two, three, and four layers, so that the number of bondings can be increased more than twice as compared to the existing multilayer circuit board, thereby coping with high pinning of the package.

Description

다층회로기판의 제조방법Manufacturing method of multilayer circuit board

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음Since this is an open matter, no full text was included.

제2도는 본 발명의 다층회로기판의 단면도.2 is a cross-sectional view of the multilayer circuit board of the present invention.

제3도는 본 발명의 다층회로기판의 개략적인 사시도.3 is a schematic perspective view of a multilayer circuit board of the present invention.

Claims

기판윗면에 칩을 올리고 본딩패드로 와이어 본딩을 해주고 기판 밑면에는 솔더 볼(solder ball)을 형성하여 본딩패드로부터 솔더 볼까지 비이홀을 통해 전기적 신호가 전달되도록 한 다층회로기판을 제조하는 방법에 있어서, 기판(15)위에 2층 패턴(14)을 형성함과 동시에 본딩패드(11)를 형성하는 단계와 상기 2층 패턴위에 상기 본딩패드(11)가 노출되도록 구멍(12)을 뚫은 프리프레그(20)를 깔고 그 위에 구리층을 입힌 후 에칭하여 3층 패턴(16)을 형성함과 동시에 본딩패드(11')를 형성하는 단계와 상기 3층 패턴위에 상기 본딩패드(11')가 노출되도록 구멍(12')을 뚫은 프리프레그(20)를 깔고 그 위에 구리층을 입힌 후 에칭하여 4층 패턴(17)을 형성함과 동시에 본딩패드(11')를 형성하는 단계로 이루어진 것을 특징으로 하는 다층회로기판의 제조방법.In the method of manufacturing a multilayer circuit board in which a chip is placed on the upper surface of the substrate, wire bonding is performed using a bonding pad, and a solder ball is formed on the lower surface of the substrate so that an electrical signal is transmitted from the bonding pad to the solder ball through the hole. And forming a two-layer pattern 14 on the substrate 15 and simultaneously forming a bonding pad 11 and a prepreg having holes 12 formed to expose the bonding pad 11 on the two-layer pattern. 20) and a copper layer is coated thereon and then etched to form a three layer pattern 16 and simultaneously to form a bonding pad 11 'and to expose the bonding pad 11' on the three layer pattern. Spreading the prepreg 20 having a hole 12 'and coating a copper layer thereon, followed by etching to form a four-layer pattern 17 and simultaneously forming a bonding pad 11'. Method of manufacturing a multilayer circuit board.

※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.