KR970054011A - Method for forming charge storage electrode of semiconductor device - Google Patents

Abstract

본 발명은 층간절연막을 식각하여 전하저장극 콘택 홀을 형성하는 제1단계 식각선택비가 상대적으로 적은 제1폴리실리콘막과 상대적으로 큰 제2폴리실리콘막을 차례로 형성하는 제2단계 전하저장전극 마스크를 사용하여 제2폴리실리콘막을 식각하는 제3ㄷ단계 전체구조 상부에 제1스페이서용 막을 증착하고 전면식각하면서 과도식각을 실시하여 상기 제1폴리실리콘막을 부분 식각하는 제4단계 및 전체구조 상부에 제2스페이서용 막을 증착하고 전면식각하면서 과도식각을 실시하여 상기 층간절연막을 노출시키는 제5단계 상기 전면식각하고 남은 스페이서용 막들을 제거하는 제6단계를 포함하는 것을 특징으로 하는 반도체 소자의 저하저장전극 형성방법에 관한 것으로, 폴리실리콘막간의 식각선택비를 이용한 간단한 공정으로 측면을 계단형으로 형성하여 포면적이고 크고 단차 발생을 감소시키크로써, 고집적 소자으 캐패시턴스 확보 및 소자의 신뢰성을 향상시키는 효과가 있다.The present invention provides a second step charge storage electrode mask for sequentially forming a first polysilicon film having a relatively low first etching selectivity by etching the interlayer insulating layer to form a charge storage electrode contact hole, and then forming a relatively large second polysilicon film. Using the first spacer layer on the entire structure of the third step of etching the second polysilicon layer, and performing over-etching while etching the entire surface, and partially etching the first polysilicon layer. And a fifth step of exposing the interlayer insulating layer by performing transient etching while depositing a spacer film and etching the entire surface, and a sixth step of removing the remaining spacer film after etching the front surface. The method relates to the formation method, the side of the stepped shape in a simple process using the etching selectivity between the polysilicon film By reducing the surface area is large and large stepped, there is an effect of ensuring the capacitance of the high-density device and improve the reliability of the device.

Description

반도체 소자의 전하저장전극 형성 방법Method for forming charge storage electrode of semiconductor device

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음Since this is an open matter, no full text was included.

제5도는 본 발명의 일실시예에 따른 전하저장전극 형성 공정도.5 is a process chart for forming a charge storage electrode according to an embodiment of the present invention.

Claims (6)

반도체 소자의 전하저장전극 형성 방법에 있어서 층간절연막을 식각하여 전하저장전극 콘택 홀을 형성하는 제1단계 식각 선택비가 상대적으로 적은 제1폴리실리콘막과 상대적으로 큰 제2폴리실리콘막을 차례로 형성하는 제2단계 전하저장전극 마스크를 사용하여 제2폴리실리콘막을 식각하는 제3단계 전체구조 상부에 제1스페이서용 막을 증착하고 전면식각하면서 과도식각을 실시하여 상기 제1폴리실리콘막을 부분 식각하는 제4단계 및 전체구조 상부에 제2스페이서용 막을 증착하고 전면식각하면서 과도식각을 실시하여 상기 층간절연막을 노출시키는 제5단계 상기 전면식각하고 남은 스페이서용 막들을 제거하는 제6단계를 포함하는 것을 특징으로 하는 반도체 소자의 전하저장전극 형성 방법.A method of forming a charge storage electrode contact hole by etching an interlayer insulating layer in a method of forming a charge storage electrode of a semiconductor device, comprising: forming a first polysilicon film having a relatively low etching selectivity and a second relatively large polysilicon film; A fourth step of partially etching the first polysilicon film by performing a transient etching while depositing a first spacer film on the entire structure and overetching the second polysilicon film using a two-step charge storage electrode mask And a fifth step of exposing the interlayer insulating layer by performing a transient etching while depositing a second spacer film on the entire structure and performing a full etching on the entire structure. Method for forming a charge storage electrode of a semiconductor device. 제1하에 있어서, 상기 제4단계를 적어도 한번 이상 반복하는 것을 특징으로 하는 반도체 소자의 전하저장전극 형성 방법.The method of claim 1, wherein the fourth step is repeated at least once. 제2항에 있어서, 상기 제1폴리실리콘막 대 상기 제2폴리실리콘막의 식각선택비가 2:1 이상 되는 것을 특징으로 하는 반도체 소자의 전하저장전극 형성 방법.The method of claim 2, wherein an etching selectivity of the first polysilicon layer to the second polysilicon layer is 2: 1 or more. 제3항에 있어서, 상기 제1폴리실리콘막 대 상기 제2폴리실리콘막의 두께에 비해적어도 동일한 두께를 갖는 것을 특징으로 하는 반도체 소자의 전하저장전극 형성 방법.4. The method of claim 3, wherein the semiconductor device has a thickness at least equal to that of the first polysilicon film and the second polysilicon film. 제3항에 있어서, 상기 제1폴리실리콘막을 다이크로노사일렌(Dichloro-silone, Si₂H₄Cl₂)가스를 소오스가스로 하여 형성하는 것을 특징으로 하는 반도체 소자의 전하저장전극 형성 방법.The method of claim 3, wherein the first polysilicon layer is formed using dichloro-silone (Si ₂ H ₄ Cl ₂ ) gas as a source gas. 제3항에 있어서, 상기제1폴리실리콘막은 상기 제2폴리실리콘막에 비해 고농도의 도핑 농도를 갖는 것을 특징으로 하는 반도체 소자의 전하저장전극 형성 방법.The method of claim 3, wherein the first polysilicon film has a higher concentration of doping concentration than the second polysilicon film. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.