KR970053499A - 반도체 장치의 아이솔레이션 방법 - Google Patents
반도체 장치의 아이솔레이션 방법 Download PDFInfo
- Publication number
- KR970053499A KR970053499A KR1019950069718A KR19950069718A KR970053499A KR 970053499 A KR970053499 A KR 970053499A KR 1019950069718 A KR1019950069718 A KR 1019950069718A KR 19950069718 A KR19950069718 A KR 19950069718A KR 970053499 A KR970053499 A KR 970053499A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- layer
- epitaxial layer
- isolation method
- isolation
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/763—Polycrystalline semiconductor regions
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
p-bottom층의 확산 및 에피택셜층의 두께를 줄이는 개선된 아이솔레이션 방법이 개시된다.
본 발명에 따른 아이솔레이션 방법은 pn접합 아이솔레이션의 형성 방법에 있어서, 기판 상에 소정 부분에 n'매립층을 형성하는 공정; 기판 상의 상기 n'매립층을 형성 공정에 의해 결과된 n'매립층의 옆부분에 제1p-bottom층을 형성하는 공정; 싱기 제1p-bottom 형성 공정의 결과물상에 소정의 두께를 갖는 제1에피택셜층을 형성하는 공정; 상기 제1에피택셜층에 이르는 제2p-bottom층을 형성하는 공정; 상기 제2p-bottom 형성 공정의 결과물 상에 소정의 두께를 갖는 제2에피택셜층을 형성하는 공정; 및 상기 제2에피택셜층 형성 공정에서 결과된 제2에피택셜층의 표면으로부터 제2p-bottom층에 이르는 트렌치를 형성하는 공정을 포함함을 특징으로 한다.
본 발명에 따른 아이솔레이션 방법은 p-bottom의 확산이 줄어들고, 열확산 과정이 생략되어 아이솔레이션의 형성을 위해 소요되는 시간이 적어지는 효과가 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 종래의 아이솔레이션 방법을 보이는 단면도이다,
제2도는 본 발명에 따른 아이솔레이션 방법을 보이는 공정단면도이다,
제3도는 제2도에 도시된 아이솔레이션 방법을 적용한 트랜지스터의 구조를 보이는 단면도이다.
Claims (1)
- 반도체 장치의 pn접합 아이솔레이션의 형성 방법에 있어서, 기판 상의 소정 부분에 n'매립층을 형성하는 공정; 기판 상의 상기 n'매립층을 형성 공정에 의해 결과된 n'매립층의 옆부분에 제1p-bottom층을 형성하는 공정; 상기 제1p-bottom 형성 공정의 결과물 상에 소정의 두께를 갖는 제1에피택셜층을 형성하는 공정; 상기 제1에피택셜층 형성 공정에서 결과된 제1에피택셜층의 표면으로부터 제1p-bottom층에 이르는 제2p-bottom층을 형성하는 공정; 상기 제2p-bottom 형성 공정의 결과물 상에 소정의 두께를 갖는 제2에피택셜층을 형성하는 공정; 및 상기 제2에피택셜층 형성 공정에서 결과된 제2에피택셜층의 표면으로부터 제2p-bottom층에 이르는 트랜치를 형성하는 공정을 포함하는 아이솔레이션 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950069718A KR100207454B1 (ko) | 1995-12-30 | 1995-12-30 | 반도체 장치의 아이솔레이션 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950069718A KR100207454B1 (ko) | 1995-12-30 | 1995-12-30 | 반도체 장치의 아이솔레이션 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970053499A true KR970053499A (ko) | 1997-07-31 |
KR100207454B1 KR100207454B1 (ko) | 1999-07-15 |
Family
ID=19448547
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950069718A KR100207454B1 (ko) | 1995-12-30 | 1995-12-30 | 반도체 장치의 아이솔레이션 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100207454B1 (ko) |
-
1995
- 1995-12-30 KR KR1019950069718A patent/KR100207454B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR100207454B1 (ko) | 1999-07-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR900019171A (ko) | 나이트라이드 층으로 전도층을 덮어 반도체 소자를 제조하는 방법 | |
KR950012686A (ko) | 반도체장치 및 그 제조방법 | |
KR910016061A (ko) | 반도체장치 및 그 제조방법 | |
KR970053499A (ko) | 반도체 장치의 아이솔레이션 방법 | |
KR970072295A (ko) | 반도체 소자의 격리막 형성방법 | |
KR940012574A (ko) | 소자분리용 절연막 형성방법 | |
KR970054360A (ko) | 반도체소자의 트랜지스터 형성방법 | |
KR960035961A (ko) | 소자분리막 형성 방법 | |
KR970053470A (ko) | 반도체소자의 소자분리막 제조방법 | |
KR970053494A (ko) | 반도체 소자 분리방법 | |
KR970053420A (ko) | 반도체장치의 필드산화막 형성방법 | |
KR970077088A (ko) | 오버레이 버니어키 형성방법 | |
KR970053457A (ko) | 반도체 소자 분리막 형성 방법 | |
KR980006072A (ko) | 반도체 소자의 소자분리막 형성방법 | |
KR960035920A (ko) | 반도체장치 제조방법 | |
KR930017212A (ko) | Mesfet 제조방법 | |
KR970052660A (ko) | 반도체 소자의 아이솔레이션 방법 | |
KR960039268A (ko) | 반도체 소자 분리 방법 | |
KR970053424A (ko) | 반도체소자의 소자분리막 형성방법 | |
KR970054324A (ko) | 반도체 소자의 확산 방지막 형성 방법 | |
KR970003520A (ko) | 미세 반도체 소자의 콘택홀 형성방법 | |
KR960002640A (ko) | 반도체 소자 및 그 제조방법 | |
KR970051889A (ko) | 반도체 소자의 자기 정렬 마스크 형성방법 | |
KR980006050A (ko) | 반도체 소자의 소자분리막 및 그 제조방법 | |
KR960026544A (ko) | 반도체 소자의 소자간 분리층 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20070327 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |