Claims (7)
클럭과 마스터 프로세서의 공유 메모리 선택 신호와 슬레이브 프로세서의 공유 메모리 선택 신호를 입력받아 마스터 프로세서가 공유 메모리를 사용하는 경우 사용 여부를 나타내는 감시 신호를 출력하는 공유 메모리 사용 감시 수단(1);외부로 부터 슬레이브측 공유 메모리 대기 상태 신호와 슬레이브측 타 주변 장치 선택신호 관련 대기 상태 신호를 입력받아 상기 공유 메모리 사용 감시 수단(1)으로부터 마스터 프로세서가 공유 메모리를 사용함을 나타내는 감시 신호를 입력받아 슬레이브 프로세서의 공유 메모리 대기 상태 신호를 제어하기 위한 슬레이브측 준비 신호를 출력하는 대기 상태 제어 수단(2);및 외부의 마스터측 공유 메모리 선택 신호와 상기 공유 메모리 사용 감시 수단(1)의 감시 신호를 입력받아 칩 선택 신호를 공유 메모리(4)에 출력하고, 데이타와 어드레스를 입력받아 상기 공유 메모리 사용 감시 수단(1)의 감시 신호와 외부의 마스터측, 슬레이브측 쓰기 신호에 의해 생성된 쓰기 신호에 의해 데이타를 저장하고, 상기 공유 메모리 사용 감시 수단(1)의 감시 신호와 외부의 마스터측, 슬레이브측 읽기 신호에 의해 생성된 읽기 신호에 의해 공유 메모리에 저장된 데이타를 읽어 출력하는 공유 메모리 사용 제어 수단(3)을 구비한 것을 특징으로 하는 공유 메모리의 사용 권한 제어 장치.Shared memory use monitoring means (1) receiving the clock and the shared memory selection signal of the master processor and the shared memory selection signal of the slave processor and outputting a monitoring signal indicating whether or not the master processor uses the shared memory; Receives a shared signal of the slave processor by receiving a monitoring signal indicating that the master processor uses the shared memory from the shared memory use monitoring means 1 by receiving the slave side shared memory standby state signal and the slave side other peripheral device selection signal related standby state signal. Standby state control means (2) for outputting a slave side ready signal for controlling a memory standby state signal; and chip selection by receiving an external master side shared memory selection signal and a monitoring signal of the shared memory use monitoring means (1) Output signal to shared memory (4) And receives data and an address, and stores data by a monitoring signal of the shared memory use monitoring means 1 and a write signal generated by an external master side and slave side write signal, and the shared memory use monitoring means ( And a shared memory use control means (3) for reading and outputting data stored in the shared memory by means of the monitoring signal of 1) and the read signals generated by the external master and slave side read signals. Permission Control Unit.
제1항에 있어서, 슬레이브와 마스터측의 공유 메모리 선택 신호가 겹치는 경우에는 슬레이브측의 공유 메모리 선택 시간을 마스터측 공유 메모리 선택 시간보다 약 3배 정도 길게 유지하도록 구성한 것을 특징으로 하는 공유 메모리의 사용 권한 제어 장치.2. The use of the shared memory according to claim 1, wherein the shared memory selection time of the slave side is maintained to be about three times longer than the master side shared memory selection time when the shared memory selection signals of the slave and the master side overlap. Authority control device.
제1항에 있어서, 상기 공유 메모리 사용 감시 수단(1)은, 외부의 마스터측 공유 메모리 선택 신호를 입력받아 마스터측 사용 중 신호를 출력하는 프립플롭 수단(11);상기 플립플롭 수단(11)의 출력과 외부의 슬레이브측 공유 메모리 선택 신호를 입력받아 논리합하여 감시신호를 상기 공유 메모리 사용 제어 수단(3)으로 출력하는 논리합 게이트 수단(12);및 상기 논리합 게이트 수단(12)의 출력을 반전시켜 대기 상태 제어 수단(2)으로 출력하는 인버터 수단(13)으로 구성된 것을 특징으로 하는 공유 메모리의 사용 권한 제어 장치.The method of claim 1, wherein the shared memory usage monitoring means (1) comprises: a pre-flop means (11) for receiving an external master-side shared memory selection signal and outputting a master side in-use signal; the flip-flop means (11) A logic sum gate means (12) for receiving an output of an external slave and a shared memory selection signal of an external slave side and outputting a supervisory signal to the shared memory usage control means (3); and inverting the output of the logic sum gate means (12). And an inverter means (13) for outputting to the standby state control means (2).
제1항에 있어서, 상기 대기 상태 제어 수단(2)은, 외부의 슬레이브측 공유 메모리 대기 상태 신호를 데이타 단자에 입력받고, 상기 공유 메모리 사용 감지 수단(1)의 감지 신호를 입력받아 출력하는 플립플롭 수단(21);및 상기 플립플롭 수단(21)의 출력과 외부의 슬레이브측 타 주변 장치 선택 신호 관련 대기 상태 신호를 입력받아 논립곱하여 슬레이브측 준비 신호를 출력하는 논리곱 게이트 수단(22)으로 구성된 것을 특징으로 하는 공유 메모리의 사용 권한 제어 장치.The flip line according to claim 1, wherein the standby state control means (2) receives an external slave side shared memory standby state signal to a data terminal, and receives and outputs a detection signal of the shared memory use detection means (1). A flop means 21; and an AND gate means 22 for receiving the output of the flip-flop means 21 and the standby state signal related to an external slave side peripheral device selection signal and arranging it to output a slave side ready signal. Device for controlling the usage rights of the shared memory, characterized in that configured.
제1항에 있어서, 상기 공유 메모리 사용 제어 수단(3)은, 외부의 마스터측 공유 메모리 선택 신호와 상기 공유 메모리 사용 감시 수단(1)의 감시 신호에 의해 어드레스를 입력받아 공유 메모리(4)에 출력하는 제1 버퍼링 수단(31);외부의 마스터측 공유 메모리 선택 신호와 상기 공유 메모리 사용 감시 수단(1)의 감시 신호를 입력받아 칩 선택 신호를 공유 메모리(4)에 출력하는 선택 수단(32);상기 공유 메모리 사용 감시 수단(1)의 감시 신호와 외부의 마스터측 읽기/쓰기 신호와 슬레이브측 읽기/쓰기 신호를 입력받아 데이타를 저장하기 위한 쓰기 신호와 데이타를 읽기 위한 읽기 신호를 공유 메모리(4)에 출력하고, 슬레이브측 쓰기 신호를 출력하는 읽기/쓰기 제어 수단(33);및 외부로 부터 마스터측 공유 메모리 선택 신호, 마스터측 쓰기 신호, 그리고 상기 공유 메모리 사용 감시 수단(1)의 감시 신호를 입력받고, 상기 읽기/쓰기 제어 수단(33)의 슬레이브측 쓰기 신호를 입력받아 공유 메모리(4)에 데이타를 입출력하는 제2 버퍼링 수단(34)을 구비한 것을 특징으로 하는 공유 메모리의 사용 권한 제어 장치.The shared memory usage control means (3) according to claim 1, wherein the shared memory usage control means (3) receives an address by an external master-side shared memory selection signal and a monitoring signal of the shared memory usage monitoring means (1). First buffering means 31 for outputting; selecting means 32 for receiving an external master side shared memory selection signal and a monitoring signal of the shared memory usage monitoring means 1 and outputting a chip selection signal to the shared memory 4; The shared memory using the monitoring signal of the shared memory usage monitoring means (1), the external master side read / write signal and the slave side read / write signal are inputted, and a write signal for storing data and a read signal for reading data are shared memory. Read / write control means 33 for outputting to (4) and outputting a slave side write signal; and a master side shared memory selection signal, a master side write signal, and the above from the outside. Second buffering means 34 for receiving the monitoring signal of the U-memory usage monitoring means 1 and receiving the slave-side write signal of the read / write control means 33 and inputting and outputting data to and from the shared memory 4. Device for controlling the usage rights of the shared memory, characterized in that provided.
제5항에 있어서, 상기 선택 수단(32)은, 외부의 마스터측 공유 메모리 선택 신호와 상기 공유 메모리 사용 감시 수단(1)의 감시 신호를 입력받아 논리곱하여 공유 메모리(4)에 칩 선택 신호를 출력하는 논리곱 게이트 수단으로 구성된 것을 특징으로 하는 공유 메모리의 사용 권한 제어 장치.The method according to claim 5, wherein the selection means (32) receives an external master-side shared memory selection signal and a monitoring signal of the shared memory use monitoring means (1) and performs a logical multiplication on the chip selection signal to the shared memory (4). An apparatus for controlling permission of shared memory, characterized in that it comprises an AND gate means for outputting.
제5항에 있어서, 상기 읽기/쓰기 제어 수단(33)은 상기 공유 메모리 사용 감시 수단(1)의 감시 신호와 외부의 슬레이브측 쓰기 신호를 입력받아 논리합하여 슬레이브측 쓰기 신호를 출력하는 제1논리합 게이트 수단(331);상기 공유 메모리 사용 감시 수단(1)의 감시 신호와 외부의 슬레이브측 읽기 신호를 입력받아 논리합하여 슬레이브측 읽기 신호를 출력하는 제2 논리합 게이트 수단(332);상기 제1 논리합 게이트 수단(331)의 출력과 외부의 마스터측 쓰기 신호를 입력받아 논리곱하여 공유 메모리(4)에 쓰기 신호를 출력하는 제1 논리곱 게이트 수단(333);및 상기 제2 논리합 게이트 수단(332)의 출력과 외부의 마스터측 읽기 신호를 입력받아 논리곱하여 공유 메모리(4)에 읽기 신호를 출력하는 제2 논리곱 게이트 수단(334)으로 구성된 것을 특징으로 하는 공유 메모리의 사용 권한 제어 장치.6. The first logical sum as claimed in claim 5, wherein the read / write control means (33) receives a monitoring signal of the shared memory use monitoring means (1) and an external slave side write signal and logically outputs the slave side write signal. A second logical sum gate means 332 for receiving a supervisory signal of the shared memory usage monitoring means 1 and an external slave side read signal and performing a logical sum to output a slave side read signal; A first AND gate means 333 for receiving the output of the gate means 331 and the external master-side write signal and performing an AND operation to output a write signal to the shared memory 4; and the second AND gate means 332 And a second AND gate means 334 for receiving and outputting the output of the read signal and the external master-side read signal and outputting the read signal to the shared memory 4. Lee permission control device.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.