KR970049634A - Permission Control Unit in Shared Memory - Google Patents

Permission Control Unit in Shared Memory Download PDF

Info

Publication number
KR970049634A
KR970049634A KR1019950052297A KR19950052297A KR970049634A KR 970049634 A KR970049634 A KR 970049634A KR 1019950052297 A KR1019950052297 A KR 1019950052297A KR 19950052297 A KR19950052297 A KR 19950052297A KR 970049634 A KR970049634 A KR 970049634A
Authority
KR
South Korea
Prior art keywords
shared memory
signal
monitoring
outputting
slave
Prior art date
Application number
KR1019950052297A
Other languages
Korean (ko)
Other versions
KR0152225B1 (en
Inventor
한종욱
Original Assignee
양승택
한국전자통신연구소
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 양승택, 한국전자통신연구소 filed Critical 양승택
Priority to KR1019950052297A priority Critical patent/KR0152225B1/en
Publication of KR970049634A publication Critical patent/KR970049634A/en
Application granted granted Critical
Publication of KR0152225B1 publication Critical patent/KR0152225B1/en

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/167—Interprocessor communication using a common memory, e.g. mailbox
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3037—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a memory, e.g. virtual memory, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/1652—Handling requests for interconnection or transfer for access to memory bus based on arbitration in a multiprocessor architecture
    • G06F13/1663—Access to shared memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1689—Synchronisation and timing concerns

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Software Systems (AREA)
  • Mathematical Physics (AREA)
  • Quality & Reliability (AREA)
  • Multi Processors (AREA)

Abstract

본 발명은 두개의 프로세서가 메모리를 공유하는 경우 공유 메모리에 대한 사용 권한을 하드웨어만으로 제어하는 장치에 관한 것으로서, 공유 메모리의 사용 여부를 감시하는 공유 메모리 사용 감시 수단(1), 공유 메모리를 사용하는 경우 대기 상태를 제어하는 대기 상태 제어 수단(2), 공유 메모리 사용 감시 수단과 대기 상태 제어 수단으로 부터 결과를 받아 공유 메모리 사용을 제어하는 공유 메모리 사용 제어 수단(3)을 구비하여 순수하게 하드웨어만으로 공유 메모리의 사용을 제어할 수 있으며, 슬레이브 프로세서의 상태에 관계없이 마스터 프로세서의 상태에 따라 모조건 정지시키는 방법에 비해 마스터 프로세서와 슬레이브 프로세서가 동시에 공유 메모리를 사용할 때만 슬레이브 프로세서를 정지시키는 것이 아니라 마스터 프로세서의 공유 메모리 사용이 끝나기를 기다리게 만드는 방법을 사용함으로 훨씬 작업 효율이 높아지고, 두 개의 프로세서가 레지스터나 핸드 쉐이크 신호등을 통하여 데이타 교환등을 수행함으로서 공유 메모리 사용 권한을 제어하였던 종래의 방법에 비해 소프트웨어적인 부담이 전혀없는 효과가 있다.The present invention relates to a device for controlling the use rights for the shared memory by hardware only when the two processors share the memory, the shared memory use monitoring means (1) for monitoring the use of the shared memory, using the shared memory In this case, the system comprises a standby state control means (2) for controlling the standby state, a shared memory use monitoring means and a shared memory use control means (3) for controlling the shared memory use by receiving the results from the standby state control means. The use of shared memory can be controlled, and master master and slave processor do not stop the slave processor only when shared memory is used at the same time. Sharing of processors By using the method of waiting for the memory to be finished, the work efficiency becomes much higher, and the software burden is increased compared to the conventional method which used two processors to control the use of shared memory by exchanging data through registers or handshake signals. There is no effect at all.

Description

공유 메모리의 사용 권한 제어 장치Permission Control Unit in Shared Memory

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음Since this is an open matter, no full text was included.

제1도는 본 발명의 일실시예에 따른 공유 메모리 사용 권한 제어 장치 블럭 구성도.1 is a block diagram of a shared memory usage right control apparatus according to an embodiment of the present invention.

제2도는 본 발명의 일실시예에 다른 공유 메모리 사용 제어부의 블럭 구성도.2 is a block diagram of a shared memory usage control unit according to an embodiment of the present invention.

제3도는 본 발명의 일실시예에 따른 공유 메모리 사용 권한 제어 장치의 상세 구성도.3 is a detailed configuration diagram of a shared memory usage right control apparatus according to an embodiment of the present invention.

Claims (7)

클럭과 마스터 프로세서의 공유 메모리 선택 신호와 슬레이브 프로세서의 공유 메모리 선택 신호를 입력받아 마스터 프로세서가 공유 메모리를 사용하는 경우 사용 여부를 나타내는 감시 신호를 출력하는 공유 메모리 사용 감시 수단(1);외부로 부터 슬레이브측 공유 메모리 대기 상태 신호와 슬레이브측 타 주변 장치 선택신호 관련 대기 상태 신호를 입력받아 상기 공유 메모리 사용 감시 수단(1)으로부터 마스터 프로세서가 공유 메모리를 사용함을 나타내는 감시 신호를 입력받아 슬레이브 프로세서의 공유 메모리 대기 상태 신호를 제어하기 위한 슬레이브측 준비 신호를 출력하는 대기 상태 제어 수단(2);및 외부의 마스터측 공유 메모리 선택 신호와 상기 공유 메모리 사용 감시 수단(1)의 감시 신호를 입력받아 칩 선택 신호를 공유 메모리(4)에 출력하고, 데이타와 어드레스를 입력받아 상기 공유 메모리 사용 감시 수단(1)의 감시 신호와 외부의 마스터측, 슬레이브측 쓰기 신호에 의해 생성된 쓰기 신호에 의해 데이타를 저장하고, 상기 공유 메모리 사용 감시 수단(1)의 감시 신호와 외부의 마스터측, 슬레이브측 읽기 신호에 의해 생성된 읽기 신호에 의해 공유 메모리에 저장된 데이타를 읽어 출력하는 공유 메모리 사용 제어 수단(3)을 구비한 것을 특징으로 하는 공유 메모리의 사용 권한 제어 장치.Shared memory use monitoring means (1) receiving the clock and the shared memory selection signal of the master processor and the shared memory selection signal of the slave processor and outputting a monitoring signal indicating whether or not the master processor uses the shared memory; Receives a shared signal of the slave processor by receiving a monitoring signal indicating that the master processor uses the shared memory from the shared memory use monitoring means 1 by receiving the slave side shared memory standby state signal and the slave side other peripheral device selection signal related standby state signal. Standby state control means (2) for outputting a slave side ready signal for controlling a memory standby state signal; and chip selection by receiving an external master side shared memory selection signal and a monitoring signal of the shared memory use monitoring means (1) Output signal to shared memory (4) And receives data and an address, and stores data by a monitoring signal of the shared memory use monitoring means 1 and a write signal generated by an external master side and slave side write signal, and the shared memory use monitoring means ( And a shared memory use control means (3) for reading and outputting data stored in the shared memory by means of the monitoring signal of 1) and the read signals generated by the external master and slave side read signals. Permission Control Unit. 제1항에 있어서, 슬레이브와 마스터측의 공유 메모리 선택 신호가 겹치는 경우에는 슬레이브측의 공유 메모리 선택 시간을 마스터측 공유 메모리 선택 시간보다 약 3배 정도 길게 유지하도록 구성한 것을 특징으로 하는 공유 메모리의 사용 권한 제어 장치.2. The use of the shared memory according to claim 1, wherein the shared memory selection time of the slave side is maintained to be about three times longer than the master side shared memory selection time when the shared memory selection signals of the slave and the master side overlap. Authority control device. 제1항에 있어서, 상기 공유 메모리 사용 감시 수단(1)은, 외부의 마스터측 공유 메모리 선택 신호를 입력받아 마스터측 사용 중 신호를 출력하는 프립플롭 수단(11);상기 플립플롭 수단(11)의 출력과 외부의 슬레이브측 공유 메모리 선택 신호를 입력받아 논리합하여 감시신호를 상기 공유 메모리 사용 제어 수단(3)으로 출력하는 논리합 게이트 수단(12);및 상기 논리합 게이트 수단(12)의 출력을 반전시켜 대기 상태 제어 수단(2)으로 출력하는 인버터 수단(13)으로 구성된 것을 특징으로 하는 공유 메모리의 사용 권한 제어 장치.The method of claim 1, wherein the shared memory usage monitoring means (1) comprises: a pre-flop means (11) for receiving an external master-side shared memory selection signal and outputting a master side in-use signal; the flip-flop means (11) A logic sum gate means (12) for receiving an output of an external slave and a shared memory selection signal of an external slave side and outputting a supervisory signal to the shared memory usage control means (3); and inverting the output of the logic sum gate means (12). And an inverter means (13) for outputting to the standby state control means (2). 제1항에 있어서, 상기 대기 상태 제어 수단(2)은, 외부의 슬레이브측 공유 메모리 대기 상태 신호를 데이타 단자에 입력받고, 상기 공유 메모리 사용 감지 수단(1)의 감지 신호를 입력받아 출력하는 플립플롭 수단(21);및 상기 플립플롭 수단(21)의 출력과 외부의 슬레이브측 타 주변 장치 선택 신호 관련 대기 상태 신호를 입력받아 논립곱하여 슬레이브측 준비 신호를 출력하는 논리곱 게이트 수단(22)으로 구성된 것을 특징으로 하는 공유 메모리의 사용 권한 제어 장치.The flip line according to claim 1, wherein the standby state control means (2) receives an external slave side shared memory standby state signal to a data terminal, and receives and outputs a detection signal of the shared memory use detection means (1). A flop means 21; and an AND gate means 22 for receiving the output of the flip-flop means 21 and the standby state signal related to an external slave side peripheral device selection signal and arranging it to output a slave side ready signal. Device for controlling the usage rights of the shared memory, characterized in that configured. 제1항에 있어서, 상기 공유 메모리 사용 제어 수단(3)은, 외부의 마스터측 공유 메모리 선택 신호와 상기 공유 메모리 사용 감시 수단(1)의 감시 신호에 의해 어드레스를 입력받아 공유 메모리(4)에 출력하는 제1 버퍼링 수단(31);외부의 마스터측 공유 메모리 선택 신호와 상기 공유 메모리 사용 감시 수단(1)의 감시 신호를 입력받아 칩 선택 신호를 공유 메모리(4)에 출력하는 선택 수단(32);상기 공유 메모리 사용 감시 수단(1)의 감시 신호와 외부의 마스터측 읽기/쓰기 신호와 슬레이브측 읽기/쓰기 신호를 입력받아 데이타를 저장하기 위한 쓰기 신호와 데이타를 읽기 위한 읽기 신호를 공유 메모리(4)에 출력하고, 슬레이브측 쓰기 신호를 출력하는 읽기/쓰기 제어 수단(33);및 외부로 부터 마스터측 공유 메모리 선택 신호, 마스터측 쓰기 신호, 그리고 상기 공유 메모리 사용 감시 수단(1)의 감시 신호를 입력받고, 상기 읽기/쓰기 제어 수단(33)의 슬레이브측 쓰기 신호를 입력받아 공유 메모리(4)에 데이타를 입출력하는 제2 버퍼링 수단(34)을 구비한 것을 특징으로 하는 공유 메모리의 사용 권한 제어 장치.The shared memory usage control means (3) according to claim 1, wherein the shared memory usage control means (3) receives an address by an external master-side shared memory selection signal and a monitoring signal of the shared memory usage monitoring means (1). First buffering means 31 for outputting; selecting means 32 for receiving an external master side shared memory selection signal and a monitoring signal of the shared memory usage monitoring means 1 and outputting a chip selection signal to the shared memory 4; The shared memory using the monitoring signal of the shared memory usage monitoring means (1), the external master side read / write signal and the slave side read / write signal are inputted, and a write signal for storing data and a read signal for reading data are shared memory. Read / write control means 33 for outputting to (4) and outputting a slave side write signal; and a master side shared memory selection signal, a master side write signal, and the above from the outside. Second buffering means 34 for receiving the monitoring signal of the U-memory usage monitoring means 1 and receiving the slave-side write signal of the read / write control means 33 and inputting and outputting data to and from the shared memory 4. Device for controlling the usage rights of the shared memory, characterized in that provided. 제5항에 있어서, 상기 선택 수단(32)은, 외부의 마스터측 공유 메모리 선택 신호와 상기 공유 메모리 사용 감시 수단(1)의 감시 신호를 입력받아 논리곱하여 공유 메모리(4)에 칩 선택 신호를 출력하는 논리곱 게이트 수단으로 구성된 것을 특징으로 하는 공유 메모리의 사용 권한 제어 장치.The method according to claim 5, wherein the selection means (32) receives an external master-side shared memory selection signal and a monitoring signal of the shared memory use monitoring means (1) and performs a logical multiplication on the chip selection signal to the shared memory (4). An apparatus for controlling permission of shared memory, characterized in that it comprises an AND gate means for outputting. 제5항에 있어서, 상기 읽기/쓰기 제어 수단(33)은 상기 공유 메모리 사용 감시 수단(1)의 감시 신호와 외부의 슬레이브측 쓰기 신호를 입력받아 논리합하여 슬레이브측 쓰기 신호를 출력하는 제1논리합 게이트 수단(331);상기 공유 메모리 사용 감시 수단(1)의 감시 신호와 외부의 슬레이브측 읽기 신호를 입력받아 논리합하여 슬레이브측 읽기 신호를 출력하는 제2 논리합 게이트 수단(332);상기 제1 논리합 게이트 수단(331)의 출력과 외부의 마스터측 쓰기 신호를 입력받아 논리곱하여 공유 메모리(4)에 쓰기 신호를 출력하는 제1 논리곱 게이트 수단(333);및 상기 제2 논리합 게이트 수단(332)의 출력과 외부의 마스터측 읽기 신호를 입력받아 논리곱하여 공유 메모리(4)에 읽기 신호를 출력하는 제2 논리곱 게이트 수단(334)으로 구성된 것을 특징으로 하는 공유 메모리의 사용 권한 제어 장치.6. The first logical sum as claimed in claim 5, wherein the read / write control means (33) receives a monitoring signal of the shared memory use monitoring means (1) and an external slave side write signal and logically outputs the slave side write signal. A second logical sum gate means 332 for receiving a supervisory signal of the shared memory usage monitoring means 1 and an external slave side read signal and performing a logical sum to output a slave side read signal; A first AND gate means 333 for receiving the output of the gate means 331 and the external master-side write signal and performing an AND operation to output a write signal to the shared memory 4; and the second AND gate means 332 And a second AND gate means 334 for receiving and outputting the output of the read signal and the external master-side read signal and outputting the read signal to the shared memory 4. Lee permission control device. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.
KR1019950052297A 1995-12-20 1995-12-20 Access right control apparatus of shared memory KR0152225B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950052297A KR0152225B1 (en) 1995-12-20 1995-12-20 Access right control apparatus of shared memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950052297A KR0152225B1 (en) 1995-12-20 1995-12-20 Access right control apparatus of shared memory

Publications (2)

Publication Number Publication Date
KR970049634A true KR970049634A (en) 1997-07-29
KR0152225B1 KR0152225B1 (en) 1998-10-15

Family

ID=19441621

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950052297A KR0152225B1 (en) 1995-12-20 1995-12-20 Access right control apparatus of shared memory

Country Status (1)

Country Link
KR (1) KR0152225B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100441742B1 (en) * 2002-07-26 2004-07-23 (주)엔텔스 A method for controlling inter-process communication data using an information exchange bus and the system thereof

Also Published As

Publication number Publication date
KR0152225B1 (en) 1998-10-15

Similar Documents

Publication Publication Date Title
US4282572A (en) Multiprocessor memory access system
KR900005287A (en) Data control device and system using it
KR900007002B1 (en) Microprocessor with an interruptabel bus cycle
EP0199423A1 (en) Data source system including a counter/comparator circuit and microprocessor having multiple outputs which are to be simultaneously activated
KR970049634A (en) Permission Control Unit in Shared Memory
JPH04163655A (en) Input/output device
JPH0143392B2 (en)
KR100575608B1 (en) Bus control circuit
JP3093374B2 (en) Interrupt controller
KR970076252A (en) Microcomputer
KR0149687B1 (en) Common memory access control circuit in multi-processor system
GB1448041A (en) Data processing equipment
JP3266610B2 (en) DMA transfer method
KR950011061B1 (en) A i/o data control circuit for shared memory
JP3209521B2 (en) Memory access control method and computer system
JPH01220955A (en) Digital audible tone generator
JPS56121155A (en) Address coincidence detection circuit
JPS6315953Y2 (en)
KR19990066122A (en) Shared memory implementer
KR940012152A (en) Multiprocessor Dual-Port Memory Access Control
JPS61161560A (en) Memory device
JPS6138511B2 (en)
JPS61289749A (en) Serial data transmitter
JPH03214275A (en) Semiconductor integrated circuit
JPH02299333A (en) Memory access system for multiplex transmitter

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090324

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee