KR970029030A - 듀얼 cpu rom 에뮬레이터 전자 제어 장치 - Google Patents
듀얼 cpu rom 에뮬레이터 전자 제어 장치 Download PDFInfo
- Publication number
- KR970029030A KR970029030A KR1019950045764A KR19950045764A KR970029030A KR 970029030 A KR970029030 A KR 970029030A KR 1019950045764 A KR1019950045764 A KR 1019950045764A KR 19950045764 A KR19950045764 A KR 19950045764A KR 970029030 A KR970029030 A KR 970029030A
- Authority
- KR
- South Korea
- Prior art keywords
- rom
- electronic control
- dual cpu
- emulator
- master
- Prior art date
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
본 발명은 듀얼 CPU 전자 제어 장치에 관한 것으로, 특히 상기 전자 제어 장치를 위해 듀얼 CPU ROM 에뮬레이터를 사용한 전자 제어 장치에 관한 것이다.
본 발명은 듀얼 CPU ROM 에뮬레이터 전자 제어 장치에 있어서, 상기 듀얼 CPU 즉 제1 및 제2CPU와, 제어 프로그램을 입력시키는 PC 사이에 듀얼 CPU ROM 에뮬레이터가 장착되어 사용되며, 상기 에뮬레이터는, 상기 제1 및 제2CPU에 연결되는 마스터 및 슬레이브 ROM 소켓과, 상기 마스터 및 슬레이브 ROM 프로그램을 저장하는 제1 및 제2RAM과, 상기 PC로부터 마스터 및 슬레이브의 RAM에 관련 프로그램을 저장시킬때 버스 라인의 충돌을 방지하기 위해 MCU ROM 프로그램이 저장되는 것읕 특징으로 한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 듀얼 CPU ROM 에뮬레이터가 장착된 전자 제어 장치의 개략도이다.
Claims (2)
- 듀얼 CPU ROM 에뮬레이터 전자 제어 장치에 있어서, 상기 듀얼 CPU 즉 제1 및 제2CPU와, 제어 프로그램을 입력시키는 PC 사이에 듀얼 CPU ROM 에뮬레이터가 장착되어 사용되는 것을 특징으로 하는 듀얼 CPU ROM 에뮬레이터 전자 제어 장치.
- 제1항에 있어서, 상기 에뮬레이터는, 상기 제1 및 제2CPU에 연결되는 마스터 및 슬레이브 ROM 소켓과, 상기 마스터 및 슬레이브 ROM 프로그램을 저장하는 제1 및 제2RAM과, 상기 PC로부터 마스터 및 슬레이브의 RAM에 관련 프로그램을 저장시킬때 버스 라인의 충돌을 방지하기 위해 MCU ROM 프로그램이 저장되는 것읕 특징으로 하는 듀얼 CPU ROM 에뮬레이터 전자 제어 장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950045764A KR970029030A (ko) | 1995-11-30 | 1995-11-30 | 듀얼 cpu rom 에뮬레이터 전자 제어 장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950045764A KR970029030A (ko) | 1995-11-30 | 1995-11-30 | 듀얼 cpu rom 에뮬레이터 전자 제어 장치 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR970029030A true KR970029030A (ko) | 1997-06-26 |
Family
ID=66592668
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950045764A KR970029030A (ko) | 1995-11-30 | 1995-11-30 | 듀얼 cpu rom 에뮬레이터 전자 제어 장치 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR970029030A (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100369123B1 (ko) * | 1998-12-22 | 2003-03-17 | 주식회사 하이닉스반도체 | 데이터출력버퍼 |
-
1995
- 1995-11-30 KR KR1019950045764A patent/KR970029030A/ko not_active Application Discontinuation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100369123B1 (ko) * | 1998-12-22 | 2003-03-17 | 주식회사 하이닉스반도체 | 데이터출력버퍼 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
ES2005092A6 (es) | Un ordenador equipado con una organizacion de memoria de ocultacion y memoria virtual para para almacenamiento de datos. | |
BR9801063A (pt) | Processo para produzir um sistema líquido, e, uso do sistema líquido | |
KR970007654A (ko) | 콘트롤러에서의 데이터 전송 방법 및 장치 | |
BR9904826A (pt) | Dispositivo eletrônico portátil e sistema de entretenimento. | |
KR890005739A (ko) | 선택된 지연 버스트를 구비한 버스 마스터 | |
KR970007668A (ko) | 버스 인터페이스 시스템 및 비동기 이중 버스 변환 방법 | |
KR970029030A (ko) | 듀얼 cpu rom 에뮬레이터 전자 제어 장치 | |
KR890007171A (ko) | 버스 마스터 | |
KR880008154A (ko) | 마이크로 컴퓨터 시스템 및 그 메모리 관리장치 | |
JPS53105139A (en) | Dynamic main memory controller | |
KR910015932A (ko) | 멀티 프로세서 시스템의 통신관리로직 | |
KR910012960A (ko) | 홀드 에크놀리지 신호 동기화회로 | |
KR950025556A (ko) | 메인프로세서와 서브프로세서 메모리 공유방법 | |
KR970038791A (ko) | 터치 스크린 방식을 이용한 오디오 컨트롤 장치 | |
KR950023096A (ko) | 시스템 버스상의 인터럽트 벡터값 전달장치 | |
KR910012927A (ko) | 효율적인 시스템 제어를 위한 슬롯 어드레스 | |
KR880008164A (ko) | 버스 베이스를 가진 컴퓨터 장치에서의 버스 중재자 회로 | |
KR970012172A (ko) | 멀티 마이크로 프로세서용 버스제어(bus controller)장치 | |
KR970064032A (ko) | 적외선 센서가 내장된 마우스를 이용한 적외선 통신 컴퓨터 시스템 | |
JPS56163581A (en) | Memory refreshing system | |
KR940002723A (ko) | 다중 프로세서의 인터페이스 장치 | |
KR910018918A (ko) | 멀티 프로세서를 이용한 시스템에서 서브프로세서의 프로그램을 램에 실장하는 방법 | |
KR970052948A (ko) | 반도체 장치에서의 파워 라인 배선 방법 | |
KR960015226A (ko) | 브이엠이 버스 시스템 상의 메모리 보드를 위한 어드레스맵 설정 회로 | |
JPS6441951A (en) | Dma controller |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |