KR970024546A - 딜레이(delay) 회로 - Google Patents
딜레이(delay) 회로 Download PDFInfo
- Publication number
- KR970024546A KR970024546A KR1019950034101A KR19950034101A KR970024546A KR 970024546 A KR970024546 A KR 970024546A KR 1019950034101 A KR1019950034101 A KR 1019950034101A KR 19950034101 A KR19950034101 A KR 19950034101A KR 970024546 A KR970024546 A KR 970024546A
- Authority
- KR
- South Korea
- Prior art keywords
- constant voltage
- delay circuit
- mos transistor
- circuit
- capacitor
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/26—Time-delay networks
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
- H03K5/134—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices with field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
- H03K2005/00019—Variable delay
- H03K2005/00058—Variable delay controlled by a digital setting
- H03K2005/00071—Variable delay controlled by a digital setting by adding capacitance as a load
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Pulse Circuits (AREA)
Abstract
본 발명은 모스 트랜지스터와 캐패시터를 구비하는 딜레이 회로에 있어서, 전원전압이 입력되어 출력된 정전압이 모스 트랜지스터의 일 채널전극에 입력되어서, 모스 트랜지스터가 정전압에 의해 동작되도록 하는 정전압회로를 부가하는 것을 특징으로 한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 의한 딜레이 회로의 일실시예를 도시한 회로도.
Claims (2)
- 모스 트랜지스터와 캐패시터를 구비하는 딜레이 회로에 있어서, 전원전압이 입력되어 출력된 정전압이 상기 모스 트랜지스터의 일 채널전극에 입력되어서, 상기 모스 트랜지스터가 정전압에 의해 동작되도록 하는 정전압회로를 부가하는 것을 특징으로 하는 딜레이 회로.
- 제1항에 있어서, 피모스 트랜지스터와 엔모스 트랜지스터로서 다 수의 인버터부와, 상기 인버터부의 사이에 병렬접속되는 캐패시터로 이루어지되, 상기 피모스 트랜지스터의 소오스 전극에 상기 정전압회로의 출력인 정전압이 인가되도록 하는 것을 특징으로 하는 딜레이 회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950034101A KR0177398B1 (ko) | 1995-10-05 | 1995-10-05 | 딜레이 회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950034101A KR0177398B1 (ko) | 1995-10-05 | 1995-10-05 | 딜레이 회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970024546A true KR970024546A (ko) | 1997-05-30 |
| KR0177398B1 KR0177398B1 (ko) | 1999-04-01 |
Family
ID=19429320
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950034101A KR0177398B1 (ko) | 1995-10-05 | 1995-10-05 | 딜레이 회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0177398B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102426011B1 (ko) | 2020-12-30 | 2022-07-29 | 사단법인대기환경모델링센터 | 독립형 탄소 분석 멀티 유니트 |
-
1995
- 1995-10-05 KR KR1019950034101A patent/KR0177398B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR0177398B1 (ko) | 1999-04-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970051173A (ko) | 승압펄스 발생회로 | |
| KR930003556A (ko) | 점진적 턴-온 특성의 cmos 구동기 | |
| KR950010340A (ko) | 정 전류 발생 장치 | |
| KR880001108A (ko) | Cmos 입력회로 | |
| KR880001111A (ko) | 반도체 집적회로 | |
| KR910008863A (ko) | 반도체 집적회로 | |
| KR910002127A (ko) | 전원절환회로 | |
| KR920018758A (ko) | 집적 반도체 회로 | |
| KR900011152A (ko) | 전원전압 강하검파 및 초기화회로 재설정 회로 | |
| KR970072701A (ko) | 정전기 보호회로 | |
| KR970029739A (ko) | 반도체 전위 공급 장치 및 이를 이용한 반도체 기억 장치 | |
| KR970066578A (ko) | 고전압 검출기 회로 | |
| KR970024546A (ko) | 딜레이(delay) 회로 | |
| KR970019085A (ko) | Cmos 인버터(cmos inverter) | |
| KR920003704A (ko) | 디지탈 신호에 응답하는 부동회로 구동용 회로 | |
| KR960019978A (ko) | 펄스 발생기 | |
| KR930011274A (ko) | 입력회로 | |
| KR890004495A (ko) | 리셋트신호 발생회로 | |
| KR910010860A (ko) | 출력회로 | |
| KR970008566A (ko) | 반도체 집적회로 | |
| KR950012459A (ko) | 다(多)비트 출력 메모리 회로용 출력 회로 | |
| KR870000804A (ko) | Cmos파워-온 검출회로 | |
| KR980006900A (ko) | 고속 전압 변환 회로 | |
| KR920001854A (ko) | 출력회로장치 | |
| KR940004963A (ko) | 최대치회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| J201 | Request for trial against refusal decision | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121022 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20131017 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20141020 Year of fee payment: 17 |
|
| EXPY | Expiration of term |