KR970018582A - 반도체장치의 제조방법(method for forming semiconductor device) - Google Patents
반도체장치의 제조방법(method for forming semiconductor device) Download PDFInfo
- Publication number
- KR970018582A KR970018582A KR1019950031812A KR19950031812A KR970018582A KR 970018582 A KR970018582 A KR 970018582A KR 1019950031812 A KR1019950031812 A KR 1019950031812A KR 19950031812 A KR19950031812 A KR 19950031812A KR 970018582 A KR970018582 A KR 970018582A
- Authority
- KR
- South Korea
- Prior art keywords
- insulating film
- interlayer insulating
- forming
- spacer
- mask layer
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 6
- 238000000034 method Methods 0.000 title claims 3
- 239000011229 interlayer Substances 0.000 claims abstract 10
- 239000010410 layer Substances 0.000 claims abstract 9
- 125000006850 spacer group Chemical group 0.000 claims abstract 6
- 239000000758 substrate Substances 0.000 claims abstract 4
- 238000005530 etching Methods 0.000 claims abstract 3
- 238000004519 manufacturing process Methods 0.000 claims abstract 3
- 239000003990 capacitor Substances 0.000 claims abstract 2
- 229910052581 Si3N4 Inorganic materials 0.000 claims 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 1
- 229920005591 polysilicon Polymers 0.000 claims 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims 1
- 229910052814 silicon oxide Inorganic materials 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- 239000010408 film Substances 0.000 abstract 3
- 229920002120 photoresistant polymer Polymers 0.000 abstract 2
- 239000010409 thin film Substances 0.000 abstract 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 장치 제조 방법에 관한 것으로, 특히, 고집적화된 DRAM(Dynamic Random Access Memory)의 접촉구(contact hole)형성에 관한 것으로, 반도체 기판상에 게이트전극과 층간절연막을 차례로 형성하고, 상기 제1층간절연막상에 비트라인과 절연층을 순차적으로 적층한다. 이어, 상기 절연층상에 제2층간절연막과 선택적 마스크층을 순차적으로 형성한 후, 상기 선택적 마스크층상에 포토레지스트를 도포하고 패터닝하여 1차 식각하는 공정과, 상기 포토레지스트를 제거하고, 절연성 박막을 형성하여 에치백(etch back)을 수행하여 스페이서를 형성하는 공정과, 상기 선택적 마스크층과 상기스페이서를 이용하여 상기 기판의 표면까지 2차 식각하고,커패시터의 스토리지 노드를 형성하는 공정을 포함한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3E도는 본 발명에 따른 반도체 장치 콘택홀 형성동정을 순차적으로 나타낸 A-A′과 B-B′으로 절단한 단면도.
Claims (3)
- DRAM 반도체 장치의 제조에 있어서, 기판(10)상에 게이트전극(12)과 제1층간절연막(14)을 순차적으로 형성하는 공정과; 상기 제1층간절연막(14)상에 비트라인(16), 절연막(18), 그리고 제2층간절연막(20)을 순차 적층하는 공정과; 상기 제2층간절연막(20)상에 2층의 선택적 마스크층을 형성하는 공정과; 상기 제2층간절연막(20)과 상기 절연막(18), 그리고 상기 비트라인(16)을 식각하는 공정과; 상기 1차 식각된 제2 층간절연막(20), 절연막(18), 그리고 비트라인(16)의 측벽에 스페이서(30)를 형성하는 공정과; 상기 스페이서(30)와 상기 선택적 마스크층을 이용하여 상기 기판(10)의 표면까지 상기 제1층간절연막(14)을 식각하여 접촉구를 형성하는 공정과; 상기 접촉구에 커패시터 스토리지 노드(32)를 형성하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제1항에 있어서, 상기 2층의 선택적 마스크층을 폴리실리콘(22)과 실리콘질화막(22a)을 사용하는 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제1항에 있어서, 상기 스페이서(30)는 SiN 또는 SiON을 사용하는 것을 특징으로 하는 반도체 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950031812A KR970018582A (ko) | 1995-09-26 | 1995-09-26 | 반도체장치의 제조방법(method for forming semiconductor device) |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950031812A KR970018582A (ko) | 1995-09-26 | 1995-09-26 | 반도체장치의 제조방법(method for forming semiconductor device) |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR970018582A true KR970018582A (ko) | 1997-04-30 |
Family
ID=66615914
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950031812A KR970018582A (ko) | 1995-09-26 | 1995-09-26 | 반도체장치의 제조방법(method for forming semiconductor device) |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970018582A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100685677B1 (ko) * | 2004-09-30 | 2007-02-23 | 주식회사 하이닉스반도체 | 반도체 소자 제조 방법 |
-
1995
- 1995-09-26 KR KR1019950031812A patent/KR970018582A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100685677B1 (ko) * | 2004-09-30 | 2007-02-23 | 주식회사 하이닉스반도체 | 반도체 소자 제조 방법 |
| US7476625B2 (en) | 2004-09-30 | 2009-01-13 | Hynix Semiconductor, Inc. | Method for fabricating semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3604525B2 (ja) | 半導体装置のキャパシタ製造方法 | |
| KR970018582A (ko) | 반도체장치의 제조방법(method for forming semiconductor device) | |
| KR970024207A (ko) | 디램 반도체소자의 제조방법(method for fabricating DRAM semiconductor device) | |
| KR980012486A (ko) | 반도체 소자의 커패시터 제조 방법 | |
| KR930009584B1 (ko) | 커패시터 제조방법 | |
| KR930022554A (ko) | 메모리 커패시터의 구조 및 제조방법 | |
| KR950010076A (ko) | 반도체소자의 디램셀 제조방법 | |
| KR930001424A (ko) | 반도체 dram 소자의 캐패시터 제조방법 | |
| KR940016766A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR930022553A (ko) | 비트라인 콘택 및 캐패시터 콘택을 가진 dram | |
| KR940027172A (ko) | 디램셀의 스택캐패시터 제조방법 | |
| KR940010195A (ko) | 고집적 소자용 미세 콘택 형성방법 | |
| KR950021633A (ko) | 반도체 소자의 적층 캐패시터 형성방법 | |
| KR960039332A (ko) | 캐패시터의 전하저장전극 제조방법 | |
| KR950004563A (ko) | 반도체 기억장치 제조방법 | |
| KR970054053A (ko) | 실린더형 캐패시터 제조방법 | |
| KR950014973A (ko) | 반도체소자의 미세콘택 형성방법 | |
| KR970053930A (ko) | 캐패시터의 전하 저장 전극 제조 방법 | |
| KR970053983A (ko) | Cob 구조를 구비한 dram 셀의 캐패시터 제조방법 | |
| KR940016801A (ko) | 디램셀의 저장전극 제조방법 | |
| KR980006374A (ko) | 반도체 캐패시터 제조방법 | |
| KR970053941A (ko) | 반도체 소자의 전하저장전극 제조방법 | |
| KR940001285A (ko) | 반도체소자의 콘택제조방법 | |
| KR970013354A (ko) | 반도체장치의 커패시터 제조방법 | |
| KR940016790A (ko) | 고집적 dram 소자의 캐패시터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |