KR970013757A - Comparator circuit - Google Patents

Abstract

본 발명은 비교기 회로에 관한 것으로, 보다 구체적으로는 전달(propagation) 원리를 이용하여 소자의 스피드면을 개선할 수 있는 비교기 회로에 관한 것으로서, 상기 비교부는 비교하고자 하는 데이타가 입력되어지는 익스클루시브 노어 게이트, 상기 입력되는 데이타 중 선택되는 하나의 데이타 라인에 연결된 인버터, 상기 인버터의 출력단과 상기 익스클루시브 노어게이트의 출력단과 연결되는 트랜스미션 게이트를 구비한 비교부를 비교하고자 하는 데이타 비트수 만큼 구비한다음, 출력단에 인버터가 연결하여 데이타의 비교를 이룸으로써, 동작 스피드를 개선할 수 있고, 전달 원리를 이용함에 따라 전체적인 비교기 회로의 트랜지스터의 수를 감소시킬 수 있다.The present invention relates to a comparator circuit, and more particularly, to a comparator circuit capable of improving a speed plane of a device by using a propagation principle, wherein the comparator includes an exclusive input of data to be compared. Comparing unit having a NOR gate, an inverter connected to one data line selected from the input data, and an output terminal of the inverter and a transmission gate connected to an output terminal of the exclusive NOR gate. Next, the inverter can be connected to the output to compare the data, improving the operating speed, and reducing the overall number of transistors in the comparator circuit by using the transfer principle.

Description

비교기 회로Comparator circuit

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음Since this is an open matter, no full text was included.

Claims (3)

비교하고자 하는 입력 데이타가 입력되는 익스클루시브 노어 게이트, 상기 입력되는 데이타 라인중 선택되는 하나의 데이타 라인에 연결된 인버터와, 상기 인버터의 출력단과 상기 익스클루시브 노어 게이트의 출력단 사이에 선택적으로 온오프 동작을 하는 트랜스미션 게이트로 구성되는 비교부를 구비하는 것을 특징으로 하는 비교기 회로.An exclusive NOR gate to which input data to be compared is input, an inverter connected to one data line selected from the input data lines, and selectively turned on and off between an output terminal of the inverter and an output terminal of the exclusive NOR gate A comparator circuit comprising a comparator composed of a transmission gate that operates. 제1항에 있어서, 상기 비교부는, 비교하고자 하는 데이타 비트수와 동일한 복수개를 포함하고, 마지막단에 연결된 상기의 비교부의 출력단에는 제2인버터가 연결되어 이루어지는 것을 특징으로 하는 비교기 회로.The comparator circuit according to claim 1, wherein the comparator comprises a plurality of data bits equal to the number of data bits to be compared, and a second inverter is connected to an output terminal of the comparator connected to the last stage. 제1항에 있어서, 상기 비교부는 각각의 비교부의 출력이 순차적으로 연결되어 있는 것을 특징으로 하는 비교기 회로.The comparator circuit according to claim 1, wherein the comparator is sequentially connected to an output of each comparator. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.