KR970013740A - 파이프라인 출력 기능을 갖는 동기식 기억소자의 출력 회로 - Google Patents

파이프라인 출력 기능을 갖는 동기식 기억소자의 출력 회로 Download PDF

Info

Publication number
KR970013740A
KR970013740A KR1019950026370A KR19950026370A KR970013740A KR 970013740 A KR970013740 A KR 970013740A KR 1019950026370 A KR1019950026370 A KR 1019950026370A KR 19950026370 A KR19950026370 A KR 19950026370A KR 970013740 A KR970013740 A KR 970013740A
Authority
KR
South Korea
Prior art keywords
output
drain
unit
latch
source
Prior art date
Application number
KR1019950026370A
Other languages
English (en)
Other versions
KR100190301B1 (ko
Inventor
이상호
신광섭
박근영
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019950026370A priority Critical patent/KR100190301B1/ko
Publication of KR970013740A publication Critical patent/KR970013740A/ko
Application granted granted Critical
Publication of KR100190301B1 publication Critical patent/KR100190301B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/106—Data output latches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

본 발명은 파이프라인 출력(PIPELINED OUTPUT) 기능을 갖는 동기식 기억소자(SYNCHRONOUS MEMORY DEVICE)의 출력 회로에 관한 것으로, 센스 증폭기의 출력을 다음 데이타가 오버라이트 되기 전까지 래치하는 제1래치부; 상기 제1래치부의 데이타를 전달하는 전달부; 클럭에 의해 만들어지는 K-펄스가 인가되면, 상기 전달부를 제어하는 K-트랜스 신호를 만드는 펄스 제너레이터 ; 상기 전달부를 통해 전달되는 데이타를 다음 데이타가 오버라이트 되기전까지 래치하는 제2래치부; 및 상기 제2래치부의 데이타를 외부로 내보내는 출력버퍼를 포함하여 이루어지는 것을 특징으로 한다.

Description

파이프라인 출력 기능을 갖는 동기식 기억소자의 출력 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 회로도.

Claims (4)

  1. 센스 증폭기의 출력을 다음 데이타가 오버라이트 되기 전까지 래치하는 제1래치부; 상기 제1래치부의 데이타를 전달하는 전달부; 클럭에 의해 만들어지는 펄스(K-펄스)가 인가되면, 상기 전달부를 제어하는 트랜스 신호(K-트랜스)를 만드는 펄스 제너레이터; 상기 전달부를 통해 전달되는 데이타를 다음 데이타가 오버라이트 되기전까지 래치하는 제2래치부; 및 상기 제2래치부의 데이타를 외부로 내보내는 출력버퍼를 포함하여 이루어지는 것을 특징으로 하는 파이프라인 출력 기능을 갖는 동기식 기억소자의 출력 회로.
  2. 제1항에 있어서, 상기 펄스 제너레이터는 클럭에 의해 만들어진 펄스를 게이트로 인가받고, 전원단자가 드레인에 연결된 PMOS1; 상기 펄스를 게이트로 인가받고, 상기 PMOS1의 소스가 소스에 연결된 NMOS1; 상기 펄스를 지연시켜 사이클 타임을 조정하는 지연부; 상기 지연부의 출력을 반전시키는 인버터; 상기 PMOS1의 소스가 소스에 연결되고, 전원단자가 드레인에 연결되고, 상기 인버터의 출력을 게이ㅌ로 인가받는 PMOS2; 및 상기 NMOS1의 드레인이 소스에 연결되고, 상기 인버터의 출력을 게이트로 인가받고, 접지단에 드레인이 연결된 NMOS2로 구성되는 것을 특징으로 하는 파이프라인 출력 기능을 갖는 동기식 기억소자의 출력 회로.
  3. 제2항에 있어서, 상기 트랜스 신호는 상기 래치1의 데이타를 래치2로 저장하게 하며, 그 폭으로 사이클 타임을 결정하도록 상기 전달부를 제어하는 것을 특징으로 하는 파이프라인 출력 기능을 갖는 동기식 기억소자의 출력 회로.
  4. 제3항에 있어서, 상기 전달부는 상기 트랜스 신호를 게이트로 인가받고 상기 제1래치부의 출력이 소스에 연결되고, 상기 제2래치부의 입력이 드레인에 연결된 PMOS3; 및 상기 트랜스 신호의 위상을 반전시키는 인버터의 출력을 게이트로 인가받고, 상기 PMOS3의 소스가 소스에 연결되고, 상기 PMOS3의 드레인이 드레인에 연결된 NMOS3로 구성되는 특징으로 하는 파이프라인 출력 기능을 갖는 동기식 기억소자의 출력 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950026370A 1995-08-24 1995-08-24 파이프라인 출력 기능을 갖는 동기식 기억소자의 출력 회로 KR100190301B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950026370A KR100190301B1 (ko) 1995-08-24 1995-08-24 파이프라인 출력 기능을 갖는 동기식 기억소자의 출력 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950026370A KR100190301B1 (ko) 1995-08-24 1995-08-24 파이프라인 출력 기능을 갖는 동기식 기억소자의 출력 회로

Publications (2)

Publication Number Publication Date
KR970013740A true KR970013740A (ko) 1997-03-29
KR100190301B1 KR100190301B1 (ko) 1999-06-01

Family

ID=19424371

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950026370A KR100190301B1 (ko) 1995-08-24 1995-08-24 파이프라인 출력 기능을 갖는 동기식 기억소자의 출력 회로

Country Status (1)

Country Link
KR (1) KR100190301B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100299524B1 (ko) * 1999-06-28 2001-11-01 박종섭 메모리소자의 래치회로

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100299524B1 (ko) * 1999-06-28 2001-11-01 박종섭 메모리소자의 래치회로

Also Published As

Publication number Publication date
KR100190301B1 (ko) 1999-06-01

Similar Documents

Publication Publication Date Title
TW353750B (en) Synchronous type semiconductor memory
AU6365500A (en) Method and apparatus for adjusting control signal timing in a memory device
TW374175B (en) Data output buffer control circuit of synchronous semiconductor memory device
KR960029808A (ko) 플립플롭 제어기
TW353247B (en) Output buffer device
KR960018901A (ko) 피이드백 래치 및 피이드백 래치의 피이드백 동작 형성 방법
KR970008876A (ko) 펄스폭 변조(pulse width modulation)회로
KR960025082A (ko) 데이타 전송장치
KR980006802A (ko) 오실레이터 출력 발생장치
KR970013740A (ko) 파이프라인 출력 기능을 갖는 동기식 기억소자의 출력 회로
KR960003101A (ko) 단일 전원 차동 회로
KR950024433A (ko) 데이타 출력 회로 및 반도체 기억 장치
KR960019978A (ko) 펄스 발생기
KR960042746A (ko) 반도체 메모리장치의 다이나믹 레벨 컨버터
KR950024431A (ko) 스태틱 램(sram)의 어드레스 입력회로
KR960039627A (ko) 동기식 메모리소자의 입력버퍼
KR970049299A (ko) 전원공급장치의 동작 제어회로
KR960024803A (ko) 동기식 기억 소자의 클럭신호 입력장치
KR100190537B1 (ko) 데이타 인식기
KR970076843A (ko) 싱크로너스 미러 딜레이 회로
KR920019082A (ko) 클럭 전환 회로
KR970013747A (ko) 래치회로
KR970008874A (ko) 상승/하강 에지 검출장치
KR970702619A (ko) 복수의 전송게이트를 포함하는 고속 래치회로 및 이것을 사용하는 파이프라인된 마이크로프로세서(a high-speed latch circuit including multiple transmission gates and a pipelined microprocessor employing the same)
KR940008252A (ko) 2위상 비중첩 클럭 발생기

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101224

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee