KR970013405A - Horizontal bipolar transistors and method of manufacturing the same - Google Patents

Horizontal bipolar transistors and method of manufacturing the same Download PDF

Info

Publication number
KR970013405A
KR970013405A KR1019950027947A KR19950027947A KR970013405A KR 970013405 A KR970013405 A KR 970013405A KR 1019950027947 A KR1019950027947 A KR 1019950027947A KR 19950027947 A KR19950027947 A KR 19950027947A KR 970013405 A KR970013405 A KR 970013405A
Authority
KR
South Korea
Prior art keywords
region
collector
bipolar transistor
emitter
control
Prior art date
Application number
KR1019950027947A
Other languages
Korean (ko)
Other versions
KR100247282B1 (en
Inventor
최영석
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950027947A priority Critical patent/KR100247282B1/en
Publication of KR970013405A publication Critical patent/KR970013405A/en
Application granted granted Critical
Publication of KR100247282B1 publication Critical patent/KR100247282B1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/735—Lateral transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/6625—Lateral transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)

Abstract

본 발명은 수평형 바이폴라 트랜지스터 및 그 제조 방법에 관한 것으로서, 베이스 영역의 폭을 증가시키지 않고 내압과 전류 구동 능력을 향상시키는 제조 방법으로, 별개의 공정 단계를 추가하지 않고 트랜지스터의 기본 공정을 진행하면서 에미터 영역과 콜렉터 영역 사이에 조절 영역을 형성함으로써, 수평형 PNP 바이폴라 트랜지스터의 내압을 증진시키고, 전류 구동 능력을 향상시키는 수평형 바이폴라 트랜지스터 및 그 제조 방법이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a horizontal bipolar transistor and a method for manufacturing the same. The present invention relates to a manufacturing method for improving the breakdown voltage and current driving capability without increasing the width of the base region. A horizontal bipolar transistor and a method for manufacturing the same are provided by forming an adjusting region between the emitter region and the collector region to enhance the breakdown voltage of the horizontal PNP bipolar transistor and improve the current driving capability.

Description

수평형 바이폴라 트랜지스터 및 그의 제조 방법Horizontal bipolar transistors and method of manufacturing the same

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음Since this is an open matter, no full text was included.

제3도는 본 발명에 의한 얕은 접합 수평형 PNP 바이폴라 트랜지스터의 단면도이고,3 is a cross-sectional view of a shallow junction horizontal PNP bipolar transistor according to the present invention,

제4도는 본 발명에 의한 깊은 접합 수평형 PNP 바이폴라 트랜지스터의 단면도이다.4 is a cross-sectional view of a deep junction horizontal PNP bipolar transistor according to the present invention.

Claims (22)

제1도전형의 베이스 영역과 제2도전형의 콜렉터 영역 및 에미터 영역이 형성되어 있는 반도체 기판, 상기 콜렉터 영역과 상기 에미터 영역 사이에 각각에 대해 간격을 두고 형성되어 있는 제1도전형의 조절 영역을 포함하는 수평형 바이폴라 트랜지스터.A semiconductor substrate having a base region of the first conductive type, a collector region and an emitter region of the second conductive type, and a space between the collector region and the emitter region formed therebetween, respectively. Horizontal bipolar transistor comprising a control region. 제1항에서, 상기 조절 영역의 폭이 2∼6㎛인 수평형 바이폴라 트랜지스터.The horizontal bipolar transistor of claim 1, wherein a width of the control region is 2 to 6 μm. 제1항 또는 제2항에서, 상기 조절 영역이 상기 에미터 영역과 2∼6㎛의 간격, 상기 콜렉터 영역과 최소한 8㎛의 간격을 두고 형성되어 있는 수평형 바이폴라 트랜지스터.The horizontal bipolar transistor of claim 1 or 2, wherein the control region is formed at an interval of 2 to 6 µm from the emitter region and at least 8 µm to the collector region. 제1항 또는 제2항에서, 상기 조절 영역이 상기 콜렉터 영역 및 상기 에미터 영역보다 깊은 접합을 하고 있는 수평형 바이폴라 트랜지스터.The horizontal bipolar transistor of claim 1 or 2, wherein the control region has a deeper junction than the collector region and the emitter region. 제1항 또는 제2항에서, 상기 조절 영역이 상기 콜렉터 영역 및 상기 에미터 영역보다 얕은 접합을 하는 수평형 바이폴라 트랜지스터.The horizontal bipolar transistor of claim 1 or 2, wherein the control region has a junction shallower than that of the collector region and the emitter region. 반도체 기판에 제2도전형의 에미터 영역과 콜렉터 영역을 형성하는 제1공정, 제1도전형의 이온을 주입하여, 상기 에미터 영역과 상기 콜렉터 영역 사이의 상기 기판에 상기 에미터 영역과 상기 콜렉터 영역 각각에 대해 간격을 두고 조절 영역을 형성하고 이와 동시에 상기 에미터 영역, 콜렉터 영역 및 조절영역과 간격을 두고 베이스 영역을 형성하는 제2공정을 포함하는 수평형 바이폴라 트랜지스터의 제조 방법.A first step of forming an emitter region and a collector region of a second conductivity type in a semiconductor substrate, by implanting ions of the first conductivity type, the emitter region and the substrate between the emitter region and the collector region And forming a control region at intervals for each of the collector regions, and simultaneously forming a base region at intervals with the emitter region, the collector region, and the control region. 제6항에서, 상기 조절 영역의 폭을 2∼6㎛으로 형성하는 수평형 바이폴라 트랜지스터의 제조 방법.The method of manufacturing a horizontal bipolar transistor according to claim 6, wherein the width of the adjusting region is formed to be 2 to 6 mu m. 제6항 또는 제7항에서, 상기 조절 영역을 상기 에미터 영역과 2∼6㎛의 간격, 상기 콜렉터 영역과 최소한 8㎛의 간격을 두고 형성하는 수평형 바이폴라 트랜지스터의 제조방법.The method of manufacturing a horizontal bipolar transistor according to claim 6 or 7, wherein the control region is formed at an interval of 2 to 6 µm from the emitter region and at least 8 µm to the collector region. 제6항 또는 제7항에서, 상기 조절 영역은 상기 에미터 영역 및 상기 콜렉터 영역보다 얕은 접합을 가지도록 형성하는 수평형 바이폴라 트랜지스터의 제조 방법.The method of claim 6, wherein the control region is formed to have a junction shallower than that of the emitter region and the collector region. 제6항에서, 상기 조절 영역을 고농도의 이온 주입으로 형성하는 수평형 바이폴라 트랜지스터의 제조 방법.The method of manufacturing a horizontal bipolar transistor of claim 6, wherein the control region is formed by a high concentration of ion implantation. 반도체 기판에 제1도전형의 이온을 주입하여 조절 영역을 형성하는 제1공정, 이온의 주입과 확산으로 상기 반도체 기판에 격리 영역을 형성하는 제2공정, 상기 조절 영역을 기준으로 양쪽으로 상기 조절 영역과 간격을 두고 상기 반도체 기판에 제2도전형의 에미터 영역과 콜렉터 영역을 형성하는 제3공정, 상기 반도체 기판에 상기 에미터 영역과 상기 콜렉터 영역과 간격을 두고 제1도전형의 베이스 영역을 형성하는 제4공정을 포함하는 수평형 바이폴라 트랜지스터의 제조 방법.A first step of forming a control region by implanting ions of a first conductivity type into a semiconductor substrate, a second process of forming an isolation region on the semiconductor substrate by implanting and diffusing ions, and the adjustment of both sides of the control region A third process of forming an emitter region and a collector region of a second conductivity type on the semiconductor substrate at intervals from a region; a base region of the first conductive type at intervals from the emitter region and the collector region on the semiconductor substrate A method of manufacturing a horizontal bipolar transistor comprising a fourth step of forming a. 제11항에서, 상기 조절 영역의 폭을 2∼6㎛으로 형성하는 수평형 바이폴라 트랜지스터의 제조 방법.The method of manufacturing a horizontal bipolar transistor according to claim 11, wherein the width of the adjustment region is formed to be 2 to 6 mu m. 제11항 또는 제12항에서, 상기 조절 영역을 상기 에미터 영역과 2∼6㎛의 간격, 상기 콜렉터 영역과 최소한 8㎛의 간격을 두고 형성하는 수평형 바이폴라 트랜지스터의 제조방법.The method of claim 11 or 12, wherein the control region is formed at an interval of 2 to 6 µm from the emitter region and at least 8 µm to the collector region. 제11항 또는 제12항에서, 상기 조절 영역은 상기 에미터 영역 및 상기 콜렉터 영역보다 깊은 접합을 가지도록 형성하는 수평형 바이폴라 트랜지스터의 제조 방법.The method of claim 11, wherein the control region is formed to have a deeper junction than the emitter region and the collector region. 제11항에서, 상기 조절 영역을 저농도의 이온을 주입하여 형성하는 수평형 바이폴라 트랜지스터의 제조 방법.The method of claim 11, wherein the control region is formed by implanting low concentrations of ions. 제11항에서, 상기 조절 영역을 고농도의 이온 주입으로 형성하는 수평형 바이폴라 트랜지스터의 제조 방법.The method of claim 11, wherein the control region is formed by a high concentration of ion implantation. 반도체 기판에 이온의 주입과 확산으로 격리 영역을 형성하는 제1공정, 상기 반도체 기판에 제1도전형의 이온을 주입하여 조절 영역을 형성하는 제2공정, 상기 조절 영역을 기준으로 양쪽으로 상기 조절 영역과 간격을 두고 상기 반도체 기판에 제2도전형의 에미터 영역과 콜렉터 영역을 형성하는 제3공정, 상기 반도체 기판에 상기 에미터 영역과 상기 콜렉터 영역과 간격을 두고 제1도전형의 베이스 영역을 형성하는 제4공정을 포함하는 수평형 바이폴라 트랜지스터의 제조 방법.A first process of forming an isolation region by implanting and diffusing ions into a semiconductor substrate, a second process of forming a control region by implanting ions of a first conductivity type into the semiconductor substrate, and adjusting the both sides based on the control region A third process of forming an emitter region and a collector region of a second conductivity type on the semiconductor substrate at intervals from a region; a base region of the first conductive type at intervals from the emitter region and the collector region on the semiconductor substrate A method of manufacturing a horizontal bipolar transistor comprising a fourth step of forming a. 제17항에서, 상기 조절 영역의 폭을 2∼6㎛으로 형성하는 수평형 바이폴라 트랜지스터의 제조 방법.The method of manufacturing a horizontal bipolar transistor according to claim 17, wherein the width of the adjusting region is formed to be 2 to 6 mu m. 제17항 또는 제18항에서, 상기 조절 영역을 상기 에미터 영역과 2∼6㎛의 간격, 상기 콜렉터 영역과 최소한 8㎛의 간격을 두고 형성하는 수평형 바이폴라 트랜지스터의 제조방법.19. The method of claim 17 or 18, wherein the control region is formed at an interval of 2 to 6 µm from the emitter region and at least 8 µm to the collector region. 제17항 또는 제18항에서, 상기 조절 영역은 상기 에미터 영역 및 상기 콜렉터 영역보다 얕은 접합을 가지도록 형성하는 수평형 바이폴라 트랜지스터의 제조 방법.19. The method of claim 17 or 18, wherein the control region is formed to have a shallower junction than the emitter region and the collector region. 제17항에서, 상기 조절 영역을 저농도의 이온을 주입하여 형성하는 수평형 바이폴라 트랜지스터의 제조 방법.The method of claim 17, wherein the control region is formed by implanting low concentrations of ions. 제17항에서, 상기 조절 영역을 고농도의 이온 주입으로 형성하는 수평형 바이폴라 트랜지스터의 제조 방법.The method of claim 17, wherein the control region is formed by a high concentration of ion implantation. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.
KR1019950027947A 1995-08-31 1995-08-31 Planar bipolar transistor and the manufacturing method thereof KR100247282B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950027947A KR100247282B1 (en) 1995-08-31 1995-08-31 Planar bipolar transistor and the manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950027947A KR100247282B1 (en) 1995-08-31 1995-08-31 Planar bipolar transistor and the manufacturing method thereof

Publications (2)

Publication Number Publication Date
KR970013405A true KR970013405A (en) 1997-03-29
KR100247282B1 KR100247282B1 (en) 2000-03-15

Family

ID=19425411

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950027947A KR100247282B1 (en) 1995-08-31 1995-08-31 Planar bipolar transistor and the manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR100247282B1 (en)

Also Published As

Publication number Publication date
KR100247282B1 (en) 2000-03-15

Similar Documents

Publication Publication Date Title
KR920005513B1 (en) Semiconductor device having a structure which makes parasitic transistor hard to operate and its manufacturing method
KR870000763A (en) Semiconductor device and manufacturing method thereof
JP2009521804A (en) JFET with drain and / or source deformation implant
KR970053846A (en) Transistor of electrostatic protection circuit and manufacturing method thereof
KR970013405A (en) Horizontal bipolar transistors and method of manufacturing the same
JPS6081864A (en) Lateral type transistor
KR980006499A (en) Semiconductor device having double junction structure and manufacturing method
KR960026426A (en) Bipolar semiconductor device and manufacturing method thereof
KR970054370A (en) Horizontal Bipolar Transistors and Manufacturing Method Thereof
EP0562217B1 (en) Lateral bipolar transistor with a low current leakage toward the substrate, corresponding integrated circuit and method of making such an integrated circuit
KR970003939A (en) Method for manufacturing bipolar transistors of horizontal structure
KR100304718B1 (en) A power semiconductor device and method for manufacturing thereof
KR970013404A (en) Horizontal bipolar transistors and method of manufacturing the same
KR100925642B1 (en) Method for Fabricating Bipolar Transistor
JPH03129874A (en) Bi-cmos integrated circuit
JPH05283432A (en) Vertical type field-effect transistor and its manufacture
US6262457B1 (en) Method of producing a transistor structure
KR970054467A (en) Power MOS transistor and manufacturing method
KR970004060A (en) Semiconductor device and manufacturing method
KR960039346A (en) Structure and Manufacturing Method of Semiconductor Device
KR970054354A (en) Bipolar Junction Transistors and Manufacturing Method Thereof
KR910015072A (en) MOS field effect transistor and its manufacturing method
JP2001308104A (en) Semiconductor device and its manufacturing method
KR920005344A (en) Integrated Circuits with High Density CMOS Structure and Transverse Bipolar Transistor Characteristics and Fabrication Method
JPH03165522A (en) Semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
N231 Notification of change of applicant
S901 Examination by remand of revocation
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 19990107

Effective date: 19990930

Free format text: TRIAL NUMBER: 1999101000097; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 19990107

Effective date: 19990930

GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111125

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20121022

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee