KR970012784A - 노말/테스트 겸용 본딩 패드를 가진 반도체 메모리 장치 - Google Patents
노말/테스트 겸용 본딩 패드를 가진 반도체 메모리 장치 Download PDFInfo
- Publication number
- KR970012784A KR970012784A KR1019950026275A KR19950026275A KR970012784A KR 970012784 A KR970012784 A KR 970012784A KR 1019950026275 A KR1019950026275 A KR 1019950026275A KR 19950026275 A KR19950026275 A KR 19950026275A KR 970012784 A KR970012784 A KR 970012784A
- Authority
- KR
- South Korea
- Prior art keywords
- test
- bonding pad
- pad
- bonding
- normal mode
- Prior art date
Links
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Dram (AREA)
Abstract
본 발명은 반도체 메모리 장치에 관한 것으로서, 특히 반도체 메모리 장치에 있어서, 노말모드에서는 데이타 입출력 패드로 사용되고 테스트 모드에서는 특정 테스트용 패드로 겸용 사용되는 적어도 하나 이상의 제1본딩패드; 노말모드 및 테스트모드를 선택하기 위한 바이어스 신호가 인가되는 적어도 하나 이상의 제2본딩패드; 적어도 하나 이상의 제2본딩패드 중 대응하는 제2본딩패드에 인가되는 바이어스신호에 응답하여 대응하는 제1본딩패드와 데이타 입출력 버퍼를 노말모드에서는 연결하고 테스트 모드에서는 분리하기 위한 적어도 하나 이상의 제1분리회로부; 및 적어도 하나 이상의 제2본딩패드 중 대응하는 제2본딩패드에 인가되는 바이어스신호에 응답하여 대응하는 제1본딩 패드와 테스트 대상이 되는 내부 회로부를 노말모드에서는 분리하고 테스트 모드에서는 연결하기 위한 적어도 하나 이상의 제2분리회로부를 구비한 것을 특징으로 한다.
따라서, 본 발명에서는 본딩 패드를 노말/테스트 겸용으로 사용할 수 있어서 본딩 패드의 수를 감축할 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명에 의한 노말/테스트 겸용 본딩 패드를 가진 반도체 메모리 장치의 회로 구성을 나타낸 회로도.
Claims (3)
- 일정 데이타를 리드/라이트 하기 위해 복수의 메모리셀 어레이 및 주변회로부를 가지며, 외부의 제어신호를 받아 들이거나 다수의 데이타를 입출력할 수 있는 복수의 본딩 패드들을 가지는 반도체 메모리 장치에 있어서, 노말모드에서는 데이타 입출력 패드로 사용되고 테스트 모드에서는 특정 테스트용 패드로 겸용 사용되는 적어도 하나 이상의 제1본딩패드; 노말모드 및 테스트모드를 선택하기 위한 바이어스 신호가 인가되는 적어도 하나 이상의 제2본딩패드; 상기 적어도 하나 이상의 제2본딩패드 중 대응하는 제2본딩패드에 인가되는 바이어스신호에 응답하여 대응하는 제1본딩 패드와 데이타 입출력 버퍼를 노말모드에서는 연결하고 테스트 모드에서는 분리하기 위한 적어도 하나 이상의 제1분리회로부; 및 상기 적어도 하나 이상의 제2본딩패드 중 대응하는 제2본딩패드에 인가되는 바이어스신호에 응답하여 대응하는 제1본딩 패드와 테스트 대상이 되는 내부 회로부를 노말모드에서는 분리하고 테스트 모드에서는 연결하기 위한 적어도 하나 이상의 제2분리회로부를 구비한 것을 특징으로 하는 노말/테스트 겸용 본딩 패드를 가진 반도체 메모리 장치.
- 제1항에 있어서, 상기 제2분리회로부는 테스트 대상이 되는 내부회로부와 제1본딩 패드 사이에 연결된 스위치 트랜지스터; 게이트가 접지되고 스우치 트랜지스터의 게이트와 제1본딩 패드의 사이에 소오스/드레인이 연결된 입력 보호 트랜지스터; 및 상기 스위치 트랜지스터의 게이트와 제2본딩 패드 사이에 연결된 저항을 구비한 것을 특징으로 하는 노말/테스트 겸용 본딩 패드를 가진 반도체 메모리 장치.
- 반도체 칩의 중앙에 배치된 복수의 본딩 패드들을 가지는 반도체 메모리 장치에 있어서, 노말모드에서는 데이타 입출력 패드로 사용되고 테스트 모드에서는 특정 테스트용 패드로 겸용 사용되는 적어도 하나 이상의 제1본딩패드; 노말모드 및 테스트모드를 선택하기 위한 바이어스 신호가 인가되는 적어도 하나 이상의 제2본딩패드; 상기 적어도 하나 이상의 제2본딩패드 중 대응하는 제2본딩패드에 인가되는 바이어스신호에 응답하여 대응하는 제1본딩 패드와 데이타 입출력 버퍼를 노말모드에서는 연결하고 테스트 모드에서는 분리하기 위한 적어도 하나 이상의 제1분리회로부; 및 상기 적어도 하나 이상의 제2본딩패드 중 대응하는 제2본딩패드에 인가되는 바이어스신호에 응답하여 대응하는 제1본딩 패드와 테스트 대상이 되는 내부 회로부를 노말모드에서는 분리하고 테스트 모드에서는 연결하기 위한 적어도 하나 이상의 제2분리회로부를 구비한 것을 특징으로 하는 노말/테스트 겸용 본딩 패드를 가진 반도체 메모리 장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950026275A KR970012784A (ko) | 1995-08-24 | 1995-08-24 | 노말/테스트 겸용 본딩 패드를 가진 반도체 메모리 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950026275A KR970012784A (ko) | 1995-08-24 | 1995-08-24 | 노말/테스트 겸용 본딩 패드를 가진 반도체 메모리 장치 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR970012784A true KR970012784A (ko) | 1997-03-29 |
Family
ID=66596062
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950026275A KR970012784A (ko) | 1995-08-24 | 1995-08-24 | 노말/테스트 겸용 본딩 패드를 가진 반도체 메모리 장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970012784A (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100532391B1 (ko) * | 1998-08-27 | 2006-01-27 | 삼성전자주식회사 | 패드수를 최소화하는 테스트 모드선택회로 |
| KR100557225B1 (ko) * | 2004-11-04 | 2006-03-07 | 삼성전자주식회사 | 반도체 메모리 장치의 데이터 입/출력 방법 및 이를 위한반도체 메모리 장치 |
| KR100900921B1 (ko) * | 2001-09-14 | 2009-06-03 | 후지쯔 마이크로일렉트로닉스 가부시키가이샤 | 반도체 장치 |
-
1995
- 1995-08-24 KR KR1019950026275A patent/KR970012784A/ko not_active Application Discontinuation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100532391B1 (ko) * | 1998-08-27 | 2006-01-27 | 삼성전자주식회사 | 패드수를 최소화하는 테스트 모드선택회로 |
| KR100900921B1 (ko) * | 2001-09-14 | 2009-06-03 | 후지쯔 마이크로일렉트로닉스 가부시키가이샤 | 반도체 장치 |
| KR100557225B1 (ko) * | 2004-11-04 | 2006-03-07 | 삼성전자주식회사 | 반도체 메모리 장치의 데이터 입/출력 방법 및 이를 위한반도체 메모리 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR860009431A (ko) | Ic평가회로 소자들과 평가회로 소자 검사수단을 갖는 반도체 집적회로 | |
| US4808844A (en) | Semiconductor device | |
| US20050242827A1 (en) | Contact pad arrangement on a die | |
| KR890001076A (ko) | 게이트어레이 및 메모리를 갖는 반도체 집적회로 장치 | |
| US5933029A (en) | Semiconductor integrated circuit device comprising a bias circuit, a driver circuit, and a receiver circuit | |
| US6216240B1 (en) | Merged memory and logic (MML) integrated circuits including memory test controlling circuits and methods | |
| KR930022382A (ko) | 반도체 메모리칩의 병렬테스트 회로 | |
| KR930006736A (ko) | 반도체 기억장치 | |
| KR880011797A (ko) | 반도체 기억장치 | |
| EP0041844B1 (en) | Semiconductor integrated circuit devices | |
| JPH06195968A (ja) | 集積半導体メモリ装置 | |
| KR970051456A (ko) | Dq 채널 수를 감소시킬 수 있는 반도체 메모리장치 | |
| KR910006241B1 (ko) | 복수 테스트모드 선택회로 | |
| KR970012784A (ko) | 노말/테스트 겸용 본딩 패드를 가진 반도체 메모리 장치 | |
| KR880004483A (ko) | 데이타 버스 리세트 회로를 구비한 반도체 기억장치 | |
| KR960012401A (ko) | 반도체 집적장치 | |
| KR950001862A (ko) | 반도체 집적 회로 장치 | |
| CA2079696C (en) | Semiconductor integrated circuit device with fault detecting function | |
| KR930024022A (ko) | 반도체 기억 장치 | |
| TW374176B (en) | Input/output circuit of high-speed semiconductor memory device requiring less time for testing | |
| JP3199883B2 (ja) | 半導体集積回路 | |
| KR0146186B1 (ko) | 멀티 칩 패키지 추진시 집적 회로 테스트 장치 | |
| JP2820062B2 (ja) | 半導体集積回路及びこの回路が実装されたプリント基板 | |
| JPS6074467A (ja) | Ｍｏｓ型集積回路 | |
| KR940017197A (ko) | 입력 버퍼(Buffer) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |