KR970012153A - 데이타 프로세서 및 중단점 작동 실행 방법 - Google Patents
데이타 프로세서 및 중단점 작동 실행 방법 Download PDFInfo
- Publication number
- KR970012153A KR970012153A KR1019960036222A KR19960036222A KR970012153A KR 970012153 A KR970012153 A KR 970012153A KR 1019960036222 A KR1019960036222 A KR 1019960036222A KR 19960036222 A KR19960036222 A KR 19960036222A KR 970012153 A KR970012153 A KR 970012153A
- Authority
- KR
- South Korea
- Prior art keywords
- breakpoint
- value
- signal
- logic state
- receive
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/362—Software debugging
- G06F11/3636—Software debugging by tracing the execution of the program
- G06F11/364—Software debugging by tracing the execution of the program tracing values on a bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/362—Software debugging
- G06F11/3648—Software debugging using additional hardware
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
데이타 프로세서(3)는 중단점 작동을 실행하기 위한 다수의 하드웨어 중단점 레지스터(50)의 중단점 회로(100)를 포함한다. 상기 중단점 작동은 프로그램 카운터 또는 프로그램 카운터 마스크의 값. 피연산자 어드레스 범위, 및 데이타 값, 또는 데이타 마스터 값이 모두 실행되는 데 기초한다. 부가적으로, 상기 중단점 작동은 또한 1 또는 2레벨 트리거로 특징지워질 수 있고, 여기서 정확한 트리거 응답은 다수의 제어 레지스터(40)의 트리거 정의 레지스터(TDR)를 통해 프로그래밍될 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 한 실시예에 따른 데이타 처리 시스템을 도시하는 블럭도,
제2도는 제1도의 데이타 처리 시스템의 디버그 모듈의 한 부분을 도시하는 블럭도.
Claims (3)
- 제1중단점(breakpoint)값과 제2중단점 값을 수신하는 입력 수단(20)과; 다수의 정보값을 통신하는 버스수단(25)과; 상기 입력 수단에 연결되어 상기 제1중단점 값과 제2중단점 값을 수신하고, 상기 버스 수단에 연결되어 상기 다수의 정보값을 수신하고, 상기 다수의 정보값중 제1정보값이 상기 제1중단점 값에 대응할 때 제1논리 상태에서 제1중단점 신호를 선택적으로 제공하고, 상기 제1중단점 신호가 상기 제1논리 상태에서 제공되고 상기 다수의 정보값중 제2정보값이 상기 제2중단점 값에 대응할 때 제2논리 상태에서 제2중단점 신호를 선택적으로 제공하는 중단점 회로(100), 및; 상기 중단점 회로에 연결되어 상기 제1중단점 신호 및 상기 제2중단점 신호를 수신하고, 상기 제1중단점 신호가 상기 제1논리 상태에서 제공되고 상기 제2중단점 신호가 계속해서 상기 제2논리 상태에서 제공될 때 소정의 중단점 작동을 실행하는 중앙 처리 유니트(2)를 포함하는 것을 특징으로 하는 데이타 프로세서(3).
- 제1중단점 값을 수신하는 단계와; 제2중단점 값을 수신하는 단계와; 버스 수단(25)을 통해 다수의 정보값을 통신하는 단계와; 중단점 회로(100)를 입력 수단에 연결하여 상기 제1중단점 값과 제2중단점 값을 수신하는 단계와; 상기 중단점 회로를 상기 버스 수단에 연결하여 상기 다수의 정보값을 수신하는 단계와; 상기 다수의 정보값중 제1정보값이 상기 제1중단점 값에 대응할 때 상기 제1논리 상태에서 상기 중단점 회로로부터 제1중단점 신호를 선택적으로 제공하는 단계와; 상기 제1중단점 신호가 상기 제1논리 상태에 제공되고 상기 다수의 정보값중 제2정보값이 상기 제2중단점 값에 대응할 때 제2논리 상태에서 상기 중단점 회로로부터 제2중단점 신호를 선택적으로 제공하는 단계와; 중앙 처리 유니트(2)를 상기 중단점 회로에 연결하여 상기 제1중단점 신호 및 상기 제2중단점 신호를 수신하는 단계, 및; 상기 중앙 처리 유니트를 인에이블하여 상기 제1중단점 신호가 상기 제1논리 상태에 제공되고 상기 제2중단점 신호가 계속해서 상기 제2논리 상태에 제공될 때 소정의 중단점 작동을 실행하는 단계를 포함하는 것을 특징으로 하는 중단점 작동 실행 방법.
- 제1중단점 값과 제2중단점 값을 수신하는 입력 수단(20)과; 다수의 정보값을 통신하는 버스 수단과; 제1트리거 정의값(trigger definition value) 및 제2트리거 정의값을 저장하고 제공하는 제어 레지스터와; 상기 입력 수단에 연결되어 상기 제1중단점 값 및 제2중단점 값을 수신하고, 상기 버스 수단에 연결되어 다수의 정보값을 수신하고, 상기 제어 레지스터에 연결되어 상기 제1트리거 정의값 및 제2트리거 정의값을 수신하고, 상기 다수의 정보값중 제1정보값이 상기 제1트리거 정의값에 의해 특정된 방법으로 상기 제1중단점 값에 대응할 때 제1논리 상태에서 제1중단점 신호를 선택적으로 제공하고, 상기 제1중단점 신호가 상기 제1논리 상태에서 제공되고 상기 다수의 정보값의 제2정보값이 상기 제2트리거 정의값에 의해 특정된 방법으로 상기 제2중단점 값에 대응할 때 제2논리 상태에서 제2중단점 신호를 선택적으로 제공하는 중단점 회로와; 상기 중단점 회로에 연결되어 상기 제1중단점 신호 및 상기 제2중단접 신호를 수신하고, 상기 제1중단점 신호가 상기 제1논리 상태에서 제공되고 상기 제2중단점 신호가 계속해서 상기 제2논리 상태에서 제공될 때 소정의 중단점 작동을 실행하는 중앙 처리 유니트를 포함하는 것을 특징으로 하는 데이타 프로세서(13).※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US52094895A | 1995-08-30 | 1995-08-30 | |
US520,948 | 1995-08-30 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR970012153A true KR970012153A (ko) | 1997-03-29 |
Family
ID=24074704
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960036222A KR970012153A (ko) | 1995-08-30 | 1996-08-29 | 데이타 프로세서 및 중단점 작동 실행 방법 |
Country Status (3)
Country | Link |
---|---|
EP (1) | EP0762278A1 (ko) |
JP (1) | JPH09218801A (ko) |
KR (1) | KR970012153A (ko) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2329048A (en) * | 1997-09-09 | 1999-03-10 | * Advanced Risc Machines Limited | A debugger interface unit with a stepping mode |
US6094730A (en) * | 1997-10-27 | 2000-07-25 | Hewlett-Packard Company | Hardware-assisted firmware tracing method and apparatus |
DE60012661T2 (de) * | 1999-05-19 | 2005-08-04 | Koninklijke Philips Electronics N.V. | Datenprozessor mit fehlerbeseitigungsschaltung |
EP1079304A1 (en) * | 1999-08-27 | 2001-02-28 | Motorola Semiconducteurs S.A. | Microprocessor with debugging system |
US6502210B1 (en) * | 1999-10-01 | 2002-12-31 | Stmicroelectronics, Ltd. | Microcomputer debug architecture and method |
US6557119B1 (en) | 1999-10-01 | 2003-04-29 | Stmicroelectronics Limited | Microcomputer debug architecture and method |
US6487683B1 (en) * | 1999-10-01 | 2002-11-26 | Stmicroelectronics Limited | Microcomputer debug architecture and method |
US6331957B1 (en) | 2000-02-14 | 2001-12-18 | Intel Corporation | Integrated breakpoint detector and associated multi-level breakpoint techniques |
US7010672B2 (en) * | 2002-12-11 | 2006-03-07 | Infineon Technologies Ag | Digital processor with programmable breakpoint/watchpoint trigger generation circuit |
JP2008529148A (ja) | 2005-01-28 | 2008-07-31 | エヌエックスピー ビー ヴィ | デバッグ手段及び方法 |
US7689815B2 (en) * | 2007-10-12 | 2010-03-30 | Freescale Semiconductor, Inc | Debug instruction for use in a data processing system |
GB2456813B (en) * | 2008-01-24 | 2012-03-07 | Advanced Risc Mach Ltd | Diagnostic context construction and comparison |
US8806446B2 (en) * | 2010-03-22 | 2014-08-12 | Analog Devices, Inc. | Methods and apparatus for debugging programs in shared memory |
CN113986708A (zh) * | 2021-11-05 | 2022-01-28 | 科东(广州)软件科技有限公司 | 一种性能测试方法、***、装置、电子设备及存储介质 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63155336A (ja) * | 1986-12-19 | 1988-06-28 | Hitachi Ltd | デ−タ処理装置 |
-
1996
- 1996-08-22 JP JP8239881A patent/JPH09218801A/ja active Pending
- 1996-08-22 EP EP96113469A patent/EP0762278A1/en not_active Withdrawn
- 1996-08-29 KR KR1019960036222A patent/KR970012153A/ko not_active Application Discontinuation
Also Published As
Publication number | Publication date |
---|---|
EP0762278A1 (en) | 1997-03-12 |
JPH09218801A (ja) | 1997-08-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5345580A (en) | Microprocessor device and emulator device thereof | |
US4849979A (en) | Fault tolerant computer architecture | |
KR970012152A (ko) | 디버그 기능을 수행하기 위한 데이타 처리 시스템 및 이의 방법 | |
US4228498A (en) | Multibus processor for increasing execution speed using a pipeline effect | |
KR970012193A (ko) | 데이타 처리 시스템을 초기화(initializing) 하기 위한 방법과 회로 | |
KR970012203A (ko) | 트레이스 함수와 그에 따른 방법을 실행하기 위한 데이타 처리 시스템 | |
KR970012145A (ko) | 데이타 프로세서와 그 작동 방법, 그 디버깅 작동 실행 방법 및 그 중단점 값 수정 방법 | |
KR970012153A (ko) | 데이타 프로세서 및 중단점 작동 실행 방법 | |
KR900016866A (ko) | 데이타 처리 시스템 | |
KR930018378A (ko) | 캐쉬 메모리 시스템의 성능최적화 방법 및 장치 | |
US5813043A (en) | Method and system including memory patching utilizing a transmission control signal and circuit | |
US5133057A (en) | Co-processor for control setting an internal flag register operation mode which controlled a main processor execution mode in a multi-processor system | |
KR920006845A (ko) | 파이프 라인 컴퓨터 시스템 | |
US4447876A (en) | Emulator control sequencer | |
KR910017275A (ko) | 마이크로프로세서 장치 및 그 동작 관리 방법 | |
EP0454636A1 (en) | Method for carrying out a boolean operation between any two bits of any two registers | |
JPH02224140A (ja) | 割込試験装置 | |
KR970012168A (ko) | 외부 장치를 액세스시키는 데이타 처리 시스템 및 외부 장치를 액세스시키는 방법 | |
KR940015806A (ko) | 확장가능한 레지스터를 제공하는 데이타 처리 시스템 및 그 방법 | |
KR960035290A (ko) | 데이타 프로세싱 시스템의 버스 로딩 분배 방법과 장치 | |
KR940001268B1 (ko) | 가변길이의 각 명령에 대하여 지시된 미정의 어드레싱의 감사기능을 가지는 데이타 프로세서 | |
JPH08171504A (ja) | エミュレ−ション装置 | |
KR910001545A (ko) | Cpu 코어 | |
KR960018958A (ko) | 다중 프로세서 시스템에서 아토믹 명령어 수행시 데이타 버퍼를 사용한 메인 메모리 액세스 장치 | |
KR950001057B1 (ko) | 마이크로 프로세서(micro processor) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |