KR970010371B1 - Bus driving apparatus of computer interface - Google Patents

Bus driving apparatus of computer interface Download PDF

Info

Publication number
KR970010371B1
KR970010371B1 KR1019940026962A KR19940026962A KR970010371B1 KR 970010371 B1 KR970010371 B1 KR 970010371B1 KR 1019940026962 A KR1019940026962 A KR 1019940026962A KR 19940026962 A KR19940026962 A KR 19940026962A KR 970010371 B1 KR970010371 B1 KR 970010371B1
Authority
KR
South Korea
Prior art keywords
scsi bus
output
data
signal
scsi
Prior art date
Application number
KR1019940026962A
Other languages
Korean (ko)
Other versions
KR960015245A (en
Inventor
박현주
Original Assignee
엘지반도체 주식회사
문정환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지반도체 주식회사, 문정환 filed Critical 엘지반도체 주식회사
Priority to KR1019940026962A priority Critical patent/KR970010371B1/en
Priority to US08/545,966 priority patent/US5680065A/en
Priority to JP7274228A priority patent/JP2628473B2/en
Publication of KR960015245A publication Critical patent/KR960015245A/en
Application granted granted Critical
Publication of KR970010371B1 publication Critical patent/KR970010371B1/en

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/028—Arrangements specific to the transmitter end
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01728—Modifications for accelerating switching in field-effect transistor circuits in synchronous circuits, i.e. by using clock signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017545—Coupling arrangements; Impedance matching circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/028—Arrangements specific to the transmitter end
    • H04L25/029—Provision of high-impedance states
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0292—Arrangements specific to the receiver end

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Logic Circuits (AREA)
  • Information Transfer Systems (AREA)
  • Bus Control (AREA)

Abstract

SCSI bus driving part(400) converts to transmitting mode and receiving mode according to the mode selection signal(MSEL) of host computer, and transfers its own output data(DOUT) through the external load connected to SCSI bus(403) in transmitting mode, and feedbacks its own data based on load value, increases the operating speed of data in proportion to the connected external load value. Resistance traverser(401) consists of resistances(R1)(R2) and condenser transferring to the SCSI bus driving part(402) of a target through SCSI bus by charging/discharging the data transferred from SCSI bus driving part(400).

Description

컴퓨터 인터페이스의 버스 구동장치Bus Drives in Computer Interface

제1도는 일반적인 소형 컴퓨터 시스템의 인터페이스 구성도.1 is an interface diagram of a typical small computer system.

제2도는 종래 컴퓨터 시스템에서 인터페이스의 버스 구동장치를 보인 구성도로서,2 is a block diagram showing a bus drive of an interface in a conventional computer system,

a도는 오픈 콜렉터형 버스 구동장치의 구성도이고,a is a block diagram of an open-collector bus driver,

b도는 3-상태형 버스 구동장치의 구성도이다.b is a block diagram of a three-state bus drive.

제3도는 제2도에 따른 데이타 전송상태를 보인 설명도.3 is an explanatory diagram showing a data transmission state according to FIG.

제4도는 본 발명 컴퓨터 인터페이스의 버스 구동장치의 구성도.4 is a configuration diagram of a bus drive device of the computer interface of the present invention.

제5도는 본 발명 컴퓨터 인터페이스의 버스 구동장치의 다른 실시예 구성도.5 is a configuration diagram of another embodiment of a bus drive device of the computer interface of the present invention.

제6도는 본 발명 컴퓨터 인터페이스의 버스 구동장치의 또다른 실시예 구성도.6 is a configuration diagram of another embodiment of a bus drive device of the computer interface of the present invention.

제7도는 제4도 내지 제6도에 따른 데이타 전송상태를 보인 설명도로서,7 is an explanatory diagram showing a data transmission state according to FIGS. 4 to 6;

a도는 전송 데이타에 따른 SCSI 버스의 부하값 변화를 보인 도이고,a is a diagram showing the change of load value of the SCSI bus according to the transmission data,

b도는 SCSI 버스의 부하값에 따른 송신부의 제어상태를 보인 도이다.b is a diagram showing the control state of the transmitter according to the load value of the SCSI bus.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

400 : SCSI 버스 구동부 400a : 낸드게이트400: SCSI bus driver 400a: NAND gate

400b : 인버터 400c : 앤드게이트400b: Inverter 400c: Endgate

400d : 송신부 400e : 수신부400d: transmitter 400e: receiver

401 : 저항 종단기 402 : 타게측의 SCSI 버스 구동부401: resistor terminator 402: SCSI bus driver on the target side

본 발명은 소형 컴퓨터 시스템 인터페이스(SCSI : Small Computer System Interface)(이하, SCSI라 약칭함)의 버스 구동에 관한 것으로, 좀더 상세하게는 SCSI 버스 케이블의 길이 또는 호스트 컴퓨터에 접속되는 타겟의 갯수에 따른 데이타 전송의 저하를 SCSI 버스의 부하 값 변화에 무관하게 데이타를 고속으로 처리하여 전송하도록 하는 컴퓨터 인터페이스의 버스 구동장치에 관한 것이다.The present invention relates to the bus driving of a small computer system interface (SCSI) (hereinafter, abbreviated as SCSI), and more particularly, depending on the length of the SCSI bus cable or the number of targets connected to the host computer. The present invention relates to a bus driver of a computer interface that allows data to be processed at high speed and transmitted regardless of a change in load value of a SCSI bus.

일반적으로 SCSI의 시스템은 첨부된 도면 제1도에 도시된 바와 같이, 입출력 명령(I/O)을 발생하는 호스트 아답터를 구비한 호스트 컴퓨터(100)와, 상기 호스트 컴퓨터(100)에 SCSI 버스(103)를 통해 임의의 조합으로 접속되어 입출력 명령(I/O)을 수행하는 10종류의 SCSI 주변기기(HDD : 하드 디스크 드라이버, CD-ROM : 컴펙트 디스크롬, 기타 다른 장치)를 포함하는 타겟(101)으로 구성되어 있다.In general, a SCSI system includes a host computer 100 having a host adapter for generating input / output commands (I / O) as shown in FIG. A target 101 including 10 kinds of SCSI peripherals (HDD: hard disk driver, CD-ROM: compact disk, other devices) connected in any combination via 103 to perform input / output commands (I / O). )

상기 호스트 컴퓨터(100)의 호스트 아답터와 10종류의 SCSI 주변기기를 포함하는 타겟(101)은 각각 SCSI 프로토콜을 제어하는 SCSI 콘트롤러(100a), (101a 내지 101n)를 포함하며, 그 각각의 SCSI 콘트롤러는 SCSI 버스(103)를 구동하기 위한 SCSI 버스 구동부를 포함하고 있다.The target 101 including the host adapter of the host computer 100 and the 10 kinds of SCSI peripherals includes SCSI controllers 100a and 101a to 101n, respectively, for controlling the SCSI protocol. A SCSI bus driver for driving the SCSI bus 103 is included.

또한, 상기 SCSI 버스(103)는 9개의 제어라인과 9개의 데이타라인으로 구성되어 있다.In addition, the SCSI bus 103 is composed of nine control lines and nine data lines.

그리고, 상기 SCSI 버스 구동부는 싱글 엔드형과 디퍼렌텔형으로 부군되는데, 이하 싱글 엔드형에 대해서만 언급한다.In addition, the SCSI bus driver is divided into a single-ended type and a differential type, which will be referred to below only for the single-ended type.

상기 싱글 엔드형 SCSI 버스 구동부는 제2도의 (a)에 도시한 오픈 콜렉터형과 제2도의 (b)에 도시한 3-상태형으로 구분된다.The single-ended SCSI bus driver is divided into an open collector type shown in FIG. 2A and a tri-state type shown in FIG. 2B.

먼저, 상기 오픈 콜렉터 구동부는 전술한 바와같이, 입출력 명령(I/O)을 발생하는 호스트 컴퓨터(100)의 SCSI 버스 구동부(200)에 구성되어 SCSI 콘트롤러(100a)의 모드선택신호(MSEL)와 출력 데이타(DOUT)를 논리합 반전하여 출력하는 노아게이트(200a)와, 상기 노아게이트(200a)의 출력 신호에 따라 도통 및 차단되어 자신의 데이타를 SCSI 버스(103)를 통해 타겟측의 측정 SCSI 버스 구동부(202)에 전송하는 엔-모스 트랜지스터(200b)와, 상기 엔-모스 트랜지스터(200b)의 차단시 입력모드로 되어 타겟측의 특정 SCSI 버스 구동부(202)로부터 전송하는 데이타를 버퍼링하여 수신하는 버퍼(200c)와,로 호스트 컴퓨터(100)의 SCSI 버스 구동부(200)를 구성하고, 상기 SCSI 버스(103)상에 접속되어 데이타를 인터페이스하는 저항(R1)(R2) 및 콘덴서(CL)로 이루어진 저항 종단기(888)와, 상기 SCSI 버스 구동부(200)와 동일하게 구성되어 저항 종단기(201)를 통한 데이타를 수신하고 데이타를 송신하는 다수의 엔-모스 트랜지스터(M2, -Mn)로 이루어진 타겟(101)측의 SCSI 버스 구동부(202)로 구성되어 있다.First, as described above, the open collector driving unit is configured in the SCSI bus driving unit 200 of the host computer 100 generating the input / output command (I / O) and the mode selection signal MSEL of the SCSI controller 100a. The NOA gate 200a outputs the logical data by inverting the output data DOUT, and is connected to and disconnected according to the output signal of the NOA gate 200a, and the own SCSI data is measured on the target side via the SCSI bus 103. The N-MOS transistor 200b to be transmitted to the driver 202 and the input mode when the N-MOS transistor 200b is shut off are buffered and received from the specific SCSI bus driver 202 on the target side. The buffer 200c and the SCSI bus driver 200 of the host computer 100 are configured, and the resistors R1 and R2 and the capacitor CL are connected on the SCSI bus 103 to interface data. A resistive terminator 888, and the SCSI server The SCSI bus driver 202 on the target 101 side configured in the same manner as the driver 200 and composed of a plurality of N-MOS transistors M2 and -Mn for receiving and transmitting data through the resistor terminator 201. Consists of

그리고, 3-상태형 SCSI 버스 구동부는 제2도의 (b)에 도시한 바와같이, 호스트 컴퓨터(100)의 SCSI 버스 구동부(300)측에 구성되어 모드선택신호(MSEL)와 출력 데이타(DOUT)를 논리합하여 출력하는 오아게이트(300a)와, 상기 오아게이트(300a)로부터 출력된 데이타를 버퍼링하여 출력하는 제1버퍼(300b)와, 상기 제1버퍼(300b)의 출력신호에 따라 타겟(101)의 SCSI 버스 구동부(302)로부터 전송되는 데이타를 SCSI 버스(103)를 통해 수신하여 버퍼링하는 제2버퍼(300c)와,로 호스트 컴퓨터(100)의 SCSI 버스 구동부(300)를 구성하고, 상기 SCSI 버스(103)에 접속되어 데이타를 양방향으로 인터페이스 하는 저항(R1)(R2), 콘덴서(CL)로 이루어진 저항 종단기(301)와, 상기 SCSI 버스 구동부(300)와 동일하게 구성되어 저항 종단기(301)를 통한 데이타를 수신하고 데이타를 송신하는 타겟(101)측의 SCSI 버스 구동부(302)로 구성되어 있다.Then, as shown in FIG. 2 (b), the tri-state SCSI bus driver is configured on the SCSI bus driver 300 side of the host computer 100 so that the mode selection signal MSEL and the output data DOUT are provided. The OR 101 according to the output signal of the OR gate 300a for outputting the OR, the first buffer 300b for buffering and outputting the data output from the OR gate 300a, and the first buffer 300b. And a second buffer 300c for receiving and buffering data transmitted from the SCSI bus driver 302 through the SCSI bus 103 and a SCSI bus driver 300 of the host computer 100. A resistor terminator 301 composed of resistors R1 and R2 connected to the SCSI bus 103 to interface data in both directions, and a capacitor CL, and a resistor terminator having the same structure as the SCSI bus driver 300. SCSI server on the target 101 side for receiving data through 301 and transmitting data Switch driver 302.

이와같이, 구성된 SCSI의 시스템에 있어서 먼저, 호스트 컴퓨터(100)의 SCSI 콘트롤러(100a)에서 SCSI 버스(103)를 통해 입출력 명령(I/O)을 발생하게 되면, 상기 SCSI 버스(103)를 통해 호스트 컴퓨터(100)에 임의의 조합으로 접속된 타겟(101)측의 SCSI 주변기기 즉, 하드 디스크 드라이버, 컴펙트 디스크롬, 기타 다른 장치는 그 전송되어 입력되는 입출력 명령에 따라 데이타 처리를 수행함과 아울러 데이타를 호스트 컴퓨터(100)로 전송하게 된다.As described above, in the configured SCSI system, when the I / O command (I / O) is generated through the SCSI bus 103 in the SCSI controller 100a of the host computer 100, the host is controlled through the SCSI bus 103. The SCSI peripherals on the target 101 side connected to the computer 100 in any combination, i.e., the hard disk driver, the compact disk drive, and other devices, perform data processing according to the transmitted and input I / O commands and perform data processing. The host computer 100 transmits the data.

그런데, 상기에서 호스트 컴퓨터(100) 및 10종류의 SCSI 주변기기를 포함하는 타겟(101)은 각각 SCSI 프로토콜을 제어하는 SCSI 콘트롤러(100a), (101a 내지 101n)를 포함하며, 그 각각의 SCSI 콘트롤러는 SCSI 버스(103)를 구동하기 위한 엔드형과 디퍼렌텔형의 SCSI 버스 구동부를 포함하고 있다.However, in the above, the target 101 including the host computer 100 and the 10 kinds of SCSI peripherals includes SCSI controllers 100a and 101a to 101n, respectively, for controlling the SCSI protocol. An end type and differential type SCSI bus driver for driving the SCSI bus 103 is included.

그리고, 상기에서 싱글 엔드형 SCSI 버스 구동부는 제2도의 (a)에 도시한 오픈 콜렉터형과 제2도의 (b)에 도시한 3-상태형으로 구분된다.The single-ended SCSI bus driver is divided into an open collector type shown in FIG. 2A and a tri-state type shown in FIG. 2B.

이하, 상기 오픈 콜렉터형의 SCSI 버스 구동부를 제2도의 (b)를 참조하여 이하에서 설명하면 다음과 같다.Hereinafter, the open collector type SCSI bus driver will be described below with reference to FIG. 2B.

먼저, 호스트 컴퓨터(100)의 SCSI 버스 구동부(200)에서 모드선택신호(MSEL)가 하이신호(H)로 입력되면 노아게이트(200a)는 타측 입력에 관계없이 로우신호(L)를 출력하여 엔-모스 트랜지스터(200b)를 오프시키게 된다.First, when the mode selection signal MSEL is input as the high signal H from the SCSI bus driver 200 of the host computer 100, the NOR gate 200a outputs a low signal L regardless of the other input and outputs a yen signal. -The MOS transistor 200b is turned off.

상기 엔-모스 트랜지스터(200b)가 오프되면 저항 종단기(103)에 의해 호스트 컴퓨터(100)측의 SCSI 콘트롤러(100a)의 출력이 항상 하이신호(H)를 유지하여 타겟(101)측으로부터 데이타를 수신하기 위한 입력모드로 전환하게 된다.When the N-MOS transistor 200b is turned off, the output of the SCSI controller 100a on the host computer 100 side always maintains the high signal H by the resistor terminator 103 so that data from the target 101 side can be recovered. Switch to the input mode for receiving.

즉, 상기 엔-모스 트랜지스터(200b)가 오프되면, 저항 종단기(103)의 전원단자(VDD)의 전압이 저항(R1)(R2)을 통해 분압된 후 호스트 컴퓨터(100)의 출력측에 고전위(3V)로 걸리게 됨으로써, 타겟(101)측의 특정 SCSI 버스 구동부(202)로부터 액티브 로우(L)입력을 버퍼(200c)를 통해 받아들이게 된다.That is, when the N-MOS transistor 200b is turned off, the voltage of the power supply terminal V DD of the resistor terminator 103 is divided through the resistors R1 and R2, and a high voltage is applied to the output side of the host computer 100. By being caught above (3V), the active low (L) input is received from the specific SCSI bus driver 202 on the target 101 side through the buffer 200c.

즉, 상기 엔-모스 트랜지스터(200b)가 차단되어 SCSI 버스 구동부(200)의 출력측에 고전위가 걸리게 되는데, 이때 타겟(101)측의 송신 데이타에 따라 엔-모스 트랜지스터(M1, -Mn)가 도통 및 차단됨으로 인하여 호스트 컴퓨터(100)의 출력 전압이 고전위, 저전위로 상태변환되고, 그 변환된 데이타는 버퍼(200c)를 통해 버퍼링된 후에 호스트 컴퓨터(100)의 SCSI 콘트롤러(100a)로 전달된다.That is, the N-MOS transistor 200b is cut off, and the high potential is applied to the output side of the SCSI bus driver 200. At this time, the N-MOS transistors M1 and -Mn are connected according to the transmission data of the target 101 side. Due to the conduction and interruption, the output voltage of the host computer 100 is converted into a high potential and a low potential, and the converted data is buffered through the buffer 200c and then transferred to the SCSI controller 100a of the host computer 100. do.

그리고, 상기 호스트 컴퓨터(100)의 SCSI 버스 구동부(200)에서 모드선택신호(MSEL)가 로우신호(L)로 입력되면 노아게이트(200a)는 타측 입력단자로 입력되는 출력 데이타(DOUT)와 논리합 반전하여 엔-모스 트랜지스터(200b)를 도통 및 차단시켜 출력모드로 전환시키게 된다.In addition, when the mode selection signal MSEL is input as the low signal L from the SCSI bus driver 200 of the host computer 100, the NOR gate 200a is logically combined with the output data DOUT input to the other input terminal. Inverting the N-MOS transistor 200b conducts and interrupts it, thereby switching to the output mode.

즉, 상기에서 모드선택신호(MSEL)가 로우신호(L)인 상태에서 출력 데이타(DOUT)가 고전위로 입력되면, 상기한 노아게이트(200a)는 모드선택신호(MSEL)의 로우신호와 출력 데이타(DOUT)의 하이신호와를 논리합 반전하여 엔-모스 트랜지스터(200b)를 차단시키게 된다.That is, when the output data DOUT is input at high potential while the mode selection signal MSEL is the low signal L, the NOR gate 200a outputs the low signal and the output data of the mode selection signal MSEL. The N-MOS transistor 200b is shut off by performing a logical sum inversion of the high signal of (DOUT).

상기 엔-모스 트랜지스터(M1)가 차단되면, 저항 종단기(201)의 전원단자(VDD)로부터 입력된 전압이 저항(R1)(R2)을 통해 분압되어 상기한 엔-모스 트랜지스터(200b)를 통해 바이패스되지 못하고 제3도에서와 같이, 저항(R1)(R2)과 콘덴서(C1)의 시정수 동안 그 콘덴서(C1)에 충전됨과 아울러 SCSI 버스(103)를 통해 출력된다.When the N-MOS transistor M1 is cut off, the voltage input from the power supply terminal V DD of the resistor terminal 201 is divided through the resistors R1 and R2 to divide the N-MOS transistor 200b. As shown in FIG. 3, the capacitor C1 is charged and output through the SCSI bus 103 during the time constants of the resistors R1 and R2, as shown in FIG.

그리고, 상기에서 모드선택신호(MSEL)가 로우신호(L)인 상태에서 출력 데이타(DOUT)가 로우신호로 입력되면, 상기한 노아게이트(200a)는 모드선택신호(MSEL)의 로우신호와 출력 데이타(DOUT)의 로우신호와를 논리합 반전하여 엔-모스 트랜지스터(200b)를 도통시키게 된다.When the output data DOUT is input as the low signal while the mode selection signal MSEL is the low signal L, the NOR gate 200a outputs the low signal and the output of the mode selection signal MSEL. The N-MOS transistor 200b becomes conductive by inverting the low signal of the data DOUT.

상기 엔-모스 트랜지스터(200b)가 도통되면, 저항 종단기(103)의 전원단자(VDD)로부터 입력된 전압과 큰덴서(CL)에 충전된 전압이 저항(R1)(R2) 및 엔-모스 트랜지스터(200b)를 통해 제3도에서와 같이, 급속히 방전되어 바이패스됨으로써, SCSI 버스(103)에는 로우신호가 걸려 출력된다.When the N-MOS transistor 200b is turned on, the voltage input from the power supply terminal V DD of the resistor terminal 103 and the voltage charged in the large capacitor CL are divided into the resistors R1 and R-MOS. By rapidly discharging and bypassing the transistor 200b as shown in FIG. 3, a low signal is applied to the SCSI bus 103 and output.

이때, 타겟(101)측의 특정한 SCSI 버스 구동부(202)만이 입력모드로 되어 호스트 컴퓨터(100)측의 SCSI 버스 구동부(200)에서 전송되는 데이타를 SCSI 버스(103)를 통해 받아들이게 된다.At this time, only the specific SCSI bus driver 202 on the target 101 side enters the input mode and receives data transmitted from the SCSI bus driver 200 on the host computer 100 via the SCSI bus 103.

그리고, 제2도의 (b)에 도시한 3-상태형 SCSI 버스 구동부는 먼저, 호스트 컴퓨터(100)의 SCSI 버스 구동부(300)에서 모드선택신호(MSEL)가 하이신호(H)로 입력되면 오아게이트(300a)는 타측 입력에 관계없이 하이신호(H)를 출력하여 제1버퍼(300b)를 디스에이블 시키게 된다.Then, the three-state SCSI bus driver shown in FIG. 2 (b) first turns on when the mode selection signal MSEL is input as the high signal H from the SCSI bus driver 300 of the host computer 100. The gate 300a outputs a high signal H regardless of the other input to disable the first buffer 300b.

상기 제1버퍼(300b)가 디스에이블되면 저항 종단기(301)에 의해 SCSI 버스(103)는 하이신호(H)를 유지하여 타겟(101)측으로부터 데이타를 수신하기 위한 입력모드로 전환하게 된다.When the first buffer 300b is disabled, the SCSI bus 103 maintains the high signal H by the resistor terminator 301 to switch to the input mode for receiving data from the target 101.

즉, 전술한 바와같이, 상기 3-상태 버퍼인 제1버프(300b)가 디스에이블되면 저항 종단기(301)의 전원단자(VDD)의 전압이 저항(R1)(R2)을 통해 분압되어 제1버퍼(300b)로 바이패스되지 못하고 SCSI 버스(103)에 고전위(3V)로 걸리게 됨으로써, 타겟(101)측의 특정 SCSI 버스 구동부(302)로부터 액티브 로우신호(L) 입력을 제2입력(300c)를 통해 받아들이게 된다.That is, as described above, when the first buffer 300b, which is the tri-state buffer, is disabled, the voltage of the power terminal V DD of the resistor terminator 301 is divided by the resistors R1 and R2. By not being bypassed to the one buffer 300b and being caught by the high potential (3V) on the SCSI bus 103, the active low signal L input is input from the specific SCSI bus driver 302 on the target 101 side to the second input. Accepted via (300c).

즉, 이를 구체적으로 설명하면, 상기 제1버퍼(300b)가 오아게이트(300a)로부터 출력된 하이신호에 의해 디스에이블 상태가 되면 저항 종단기(301)에 의해 SCSI 버스(103)에는 하이신호가 걸리게 되는데, 이때 타겟(101)측의 송신 데이타에 따라 그 타겟(101)측의 해당 SCSI 버스 구동부(302)의 3-상태 버퍼(302a)가 인에이블 및 디스에이블됨으로 인하여 SCSI 버스(103)에 걸린 전압이 하이신호, 로우신호로 상태변환되고, 그 변환된 데이타는 제2버퍼(300c)를 통해 버퍼링된 후에 입력 데이타(DIN)로 호스트 컴퓨터(100)로 전달된다.That is, in detail, when the first buffer 300b is disabled by the high signal output from the oragate 300a, the high resistance signal is applied to the SCSI bus 103 by the resistor terminator 301. In this case, the 3-state buffer 302a of the corresponding SCSI bus driver 302 on the target 101 side is enabled and disabled in accordance with the transmission data on the target 101 side. The voltage is converted into a high signal and a low signal, and the converted data is buffered through the second buffer 300c and then transferred to the host computer 100 as input data DIN.

그리고, 상기 호스트 컴퓨터(100)의 SCSI 버스 구동부(300)에서 모드 선택신호(MSEL)가 로우신호(L)로 입력되면 오아게이트(300a)는 타측 입력단자로 입력되는 출력 데이타(DOUT)에 따라 제1버퍼(300b)를 디스에이블 또는 인에이블시켜 SCSI 버스(103)를 구동시키고 입력모드로 전환하게 된다.When the mode selection signal MSEL is input as the low signal L from the SCSI bus driver 300 of the host computer 100, the oragate 300a is output according to the output data DOUT input to the other input terminal. The first buffer 300b is disabled or enabled to drive the SCSI bus 103 and switch to the input mode.

즉, 상기에서 모드선택신호(MSEL)가 로우신호(L)인 상태에서 출력 데이타(DOUT)가 하이신호로 입력되면, 상기한 오아게이트(300a)는 모드선택신호(MSEL)의 로우신호와 출력 데이타(DOUT)의 하이신호를 논립합하여 제1버퍼(300b)를 디스에이블시키게 된다.That is, when the output data DOUT is input as the high signal while the mode selection signal MSEL is the low signal L, the oragate 300a outputs the low signal and the output of the mode selection signal MSEL. The first buffer 300b is disabled by combining the high signal of the data DOUT.

상기 제1버퍼(300b)가 디스에이블되면, 저항 종단기(301)의 전원단자(VDD)로부터 입력된 전압이 저항(R1)(R2)를 통해 분압되어 상기한 제1버퍼(300b)를 통해 바이패스되지 못하고 제3도에서와 같이, 저항(R1)(R2)과 콘덴서(C1)의 시정수 동안 그 콘덴서(CL)에 충전됨과 아울러 SCSI 버스(103)를 통해 출력된다.When the first buffer 300b is disabled, the voltage input from the power supply terminal V DD of the resistor terminator 301 is divided through the resistors R1 and R2, and thus, through the first buffer 300b. As not shown in FIG. 3, the capacitor CL is charged and output through the SCSI bus 103 during the time constants of the resistors R1 and R2 and the capacitor C1.

그리고, 상기에서 모드선택신호(MSEL)가 로우신호(L)인 상태에서 출력 데이타(DOUT)가 하이신호로 입력되면, 상기한 오아게이트(300a)는 모드선택신호(MSEL)의 로우신호와 출력 데이타(DOUT)의 로우신호와를 논리합하여 제1버퍼(300b)를 인에이블시키게 된다.When the output data DOUT is input as the high signal while the mode selection signal MSEL is the low signal L, the oragate 300a outputs the low signal and the output of the mode selection signal MSEL. The first buffer 300b is enabled by ORing the low signal of the data DOUT.

상기 제1버퍼(300b)가 인에이블되면, 저항 종단기(301)의 전원단자(VDD)로부터 입력된 전압과 콘덴서(CL)에 충전된 전압이 저항(R1)(R2) 및 상기 제1버퍼(300b)를 통해 제3도에서와 같이, 급속히 방전되어 바이패스됨으로써, SCSI 버스데이타(103)에는 로우신호가 걸려 출력된다.When the first buffer 300b is enabled, the voltage input from the power supply terminal V DD of the resistor terminal 301 and the voltage charged in the capacitor CL are the resistors R1 and R2 and the first buffer. By rapidly discharging and bypassing via 300b as shown in FIG. 3, a low signal is applied to the SCSI bus data 103 and output.

이때, 타겟(101)측의 특정한 SCSI 버스 구동부(302)만이 입력모드로 되어 호스트 컴퓨터(100)측의 SCSI 버스 구동부(300)에서 전송되는 데이타를 SCSI 버스(103)를 통해 받아들이게 된다.At this time, only the specific SCSI bus driver 302 on the target 101 side enters the input mode and receives data transmitted from the SCSI bus driver 300 on the host computer 100 via the SCSI bus 103.

이상에서와 같이, SCSI 프로토콜에서 신호의 전달은 단지 한개의 호스트 컴퓨터와 단지 한개의 타겟 사이에서만 이루어지며, 신호방향의 제어는 타겟측에서 행하며, 호스트 컴퓨터와 타겟이 동시에 입력모드나 출력모드로 될수 없다.As mentioned above, signal transmission in the SCSI protocol is carried out only between one host computer and only one target, and the control of signal direction is performed on the target side, and the host computer and the target can be simultaneously input or output modes. none.

따라서, 종래의 SCSI 버스 구동부에서 출력 데이타가 하이신호에서 로우신호 상태로 천이할때 SCSI 버스 구동부가 빠른 속도로 SCSI 버스를 로우신호 상태로 천이시키지만, 데이타 출력신호가 로우에서 하이로 천이할때 외부 부하의 콘덴서와 저항 종단기의 시정수에 의해 SCSI 버스의 신호가 서서히 충전이 되고, 또한 하나의 호스트 컴퓨터에 7개까지의 타겟이 SCSI 버스를 통해 접속 가능하므로 외부 부하의 콘덴서값이 크게 변화하게 된다.Therefore, in the conventional SCSI bus driver, when the output data transitions from the high signal to the low signal state, the SCSI bus driver transitions the SCSI bus to the low signal state at a high speed, but when the data output signal transitions from the low to high state, The time constant of the load capacitor and resistor terminator gradually charges the SCSI bus signal, and up to seven targets can be connected to one host computer via the SCSI bus, resulting in a large change in the capacitor value of the external load. .

상기 외부 부하의 콘덴서 값이 증가하게 되면 로우신호에서 하이신호상태로 지연시간이 증가하고 콘덴서의 값이 일정값 보다 더 증가하게 되면 최대 전송속도인 10010Mpbs에서 SCSI 버스는 하이상태에 도달하지 못하게 되어 고속의 데이타 전송이 불가능하게 되는 문제점이 있었다.If the capacitor value of the external load increases, the delay time increases from the low signal to the high signal state. If the value of the capacitor increases more than a certain value, the SCSI bus cannot reach the high state at the maximum transfer rate of 10010 Mpps. There was a problem that the data transfer is impossible.

따라서, 본 발명의 목적은 이와같은 종래의 문제점을 감안하여 SCSI 버스 케이블의 길이 또는 호스트 컴퓨터에 접속되는 타겟의 갯수에 따른 데이타 전송의 저하를 SCSI 버스의 부하값 변화에 무관하고 SCSI 프로토콜에서 규정하는 동기모드로 데이타를 고속으로 처리하여 전송하도록 하는 컴퓨터 인터페이스의 버스 구동장치를 제공함에 있다.Accordingly, an object of the present invention is to address the above-mentioned problems and to define the degradation of data transfer according to the length of the SCSI bus cable or the number of targets connected to the host computer, regardless of the SCSI bus load value change. To provide a bus drive of a computer interface for processing and transmitting data at high speed in a synchronous mode.

이와같은 본 발명의 목적을 달성하기 위한 수단으로는 모드선택신호에 따라 수신모드 및 송신모드로 전환하여 자신의 데이타를 SCSI 버스에 접속된 외부의 부하를 통해 전송하고 그 외부의 부하값에 따른 자신의 데이타 레벨을 피드백 검출하여 그 접속된 외부의 부하값에 비례하여 데이타를 전송 및 수신하는 SCSI 버스 구동수단과, 상기 SCSI 버스 구동수단으로부터 전송된 데이타를 일정속도로 충방전시켜 SCSI 버스를 통해 타겟측의 SCSI 버스 구동수단에 전달하는 저항 종단기로 이루어짐으로서 달성되는 것으로, 이하 본 발명을 첨부한 도면에 의거 상세히 설명하면 다음과 같다.As a means for achieving the object of the present invention, by switching to the receive mode and the transmit mode according to the mode selection signal, and transmits its own data through an external load connected to the SCSI bus and according to the external load value A SCSI bus drive means for feedback detection of the data level and a data transmission and reception in proportion to the connected external load value, and charging and discharging the data transmitted from the SCSI bus drive means at a constant speed to target through a SCSI bus. It is achieved by consisting of a resistor terminator delivered to the SCSI bus drive means of the side, when described in detail with reference to the accompanying drawings of the present invention.

제4도는 본 발명 컴퓨터 인터페이스의 버스 구동장치의 구성도로서, 이에 도시한 바와같이, 호스트 컴퓨터로부터 얻어진 모드선택신호(MSEL)에 따라 수신모드 및 송신모드로 전환하여 송신모드시 자신의 출력 데이타(DOUT)를 SCSI 버스(403)에 접속된 외부의 부하를 통해 전송하고 그 외부의 부하값에 따른 자신의 데이타를 피드백 검출하여 그 접속된 외부의 부하값에 비례적으로 데이타의 속도를 증가시키는 SCSI 버스 구동부(400)와, 상기 SCSI 버스 구동부(400)로부터 전송된 데이타를 비례적으로 충방전시켜 SCSI 버스를 통해 타겟측의 SCSI 버스 구동부(402)에 전달하는 저항(R1)(R2) 및 콘덴서(CL)로 이루어진 저항 종단기(401)로 구성한다.4 is a block diagram of a bus drive device of the computer interface of the present invention. As shown in FIG. 4, the output mode is changed to the reception mode and the transmission mode in accordance with the mode selection signal MSEL obtained from the host computer. SCSI, which transmits DOUT) through an external load connected to the SCSI bus 403 and feedback detection of its data according to the external load value to increase the speed of the data in proportion to the connected external load value. Resistor R1 (R2) and a condenser for proportionally charging and discharging data transmitted from the bus driver 400 and the SCSI bus driver 400 to the SCSI bus driver 402 on the target side through the SCSI bus. It consists of the resistance terminator 401 which consists of CL.

상기에서 호스트 컴퓨터측의 SCSI 버스 구동부(400)는 호스트 컴퓨터의 모드선택신호(MSEL)와 피드백 검출되어 입력되는 신호를 논리곱 반전하여 출력하는 낸드게이트(400a)와, 상기 낸드게이트(400a)의 출력신호와 호스트 컴퓨터의 출력 데이타(DOUT)를 논리곱하여 출력하는 앤드게이트(400c)와, 상기 앤드게이트(400c)의 출력신호에 따라 인에이블 또는 디스에이블되어 호스트 컴퓨터의 출력 데이타(DOUT)를 SCSI 버스(403)에 접속된 저항 종단기(401)를 통해 전송하는 송신부(400d)와, 상기 저항 종단기(401)의 부하값에 의해 변화되는 상기 송신부(400d)의 출력 데이타를 검출하여 일정값 이상이면 이를 입력 데이타(DIN)로 받아들이는 수신부(400e)와, 상기 수신부(400e)의 출력신호를 반전시켜 낸드게이트(400a)의 일측 입력단자로 입력하는 인버터(400b)로 구성한다.The SCSI bus driver 400 of the host computer side may be configured to logically invert and output a mode selection signal MSEL of the host computer and a signal detected by feedback, and output of the NAND gate 400a and the NAND gate 400a. The AND gate 400c for logically multiplying the output signal with the output data DOUT of the host computer and the output signal DOUT of the host computer are enabled or disabled according to the output signal of the AND gate 400c. When the output data of the transmitter 400d transmitted through the resistor terminator 401 connected to the bus 403 and the transmitter 400d changed by the load value of the resistor terminator 401 is detected and is equal to or greater than a predetermined value, The receiver 400e receives the input data DIN, and the inverter 400b inverts the output signal of the receiver 400e and inputs the input signal to one input terminal of the NAND gate 400a.

상기에서 송신부(400d)는 로우신호에 인에이블되는 3-상태 버퍼를 사용하고, 수신부(400e)는 스미트 트리거 버퍼를 사용한다.In the above, the transmitter 400d uses a tri-state buffer enabled for the low signal, and the receiver 400e uses a Smith trigger buffer.

그리고, 본 발명에서 전술한 바와같이, 하나의 호스트 컴퓨터의 SCSI 버스 구동부(400)에 다수개의 타겟 SCSI 버스 구동부(402)가 접속되어 있고, 데이타 전송은 단지 하나의 호스트 컴퓨터와 하나의 특정 타겟간에서만 가능하다.As described above in the present invention, a plurality of target SCSI bus drivers 402 are connected to the SCSI bus driver 400 of one host computer, and data transmission is performed between only one host computer and one specific target. Only possible.

이하, 본 발명을 제4도 및 제7도를 참조하여 상세히 설명하면 다음과 같다.Hereinafter, the present invention will be described in detail with reference to FIGS. 4 and 7.

호스트 컴퓨터로부터 모드선택신호(MSEL)가 하이신호(H)로 입력되면 호스 컴퓨터측의 SCSI 버스 구동부(400)는 출력모드 즉 송신모드가 된다.When the mode selection signal MSEL is input as the high signal H from the host computer, the SCSI bus driver 400 on the hose computer side becomes an output mode, that is, a transmission mode.

이를 구체적으로 설명하면, 호스트 컴퓨터로부터 모드선택신호(MSEL)가 하이신호(H)로 출력되어 낸드게이트(400a)의 일측 입력단자에 입력되면, 상기 낸드게이트(400a)는 그의 타측 입력단자로 입력되는 하이신호(H), 즉 이때에는 수신부(400e)에서 하이신호가 출력되고 그 하이신호가 인버터(400b)를 통해 로우신호로 반전되어 상기 낸드게이트(400a)의 타측 입력단자에 입력된다.Specifically, when the mode selection signal MSEL is output as a high signal H from a host computer and input to one input terminal of the NAND gate 400a, the NAND gate 400a is input to the other input terminal thereof. In this case, the high signal H, that is, a high signal is output from the receiver 400e, and the high signal is inverted into a low signal through the inverter 400b and input to the other input terminal of the NAND gate 400a.

따라서, 상기 낸드게이트(400a)는 두 입력단자를 통해 입력된 하이신호와 로우신호를 논리곱 반전시켜 그의 출력단자로 하이신호를 출력하여 앤드게이트(400c)의 일측 입력단자에 입력하게 된다.Therefore, the NAND gate 400a logically inverts the high signal and the low signal inputted through the two input terminals, outputs a high signal to its output terminal, and inputs it to one input terminal of the AND gate 400c.

이때, 호스트 컴퓨터의 SCSI 콘트롤러로부터 출력된 데이타(DOUT)가 로우신호로 상기 앤드게이트(400c)의 타측 입력단자와 3-상태 버퍼인 송신부(400d)에 입력된다.At this time, the data DOUT output from the SCSI controller of the host computer is input as a low signal to the other input terminal of the AND gate 400c and the transmitter 400d which is a three-state buffer.

상기 앤드게이트(400c)는 낸드게이트(400a)로부터 입력된 하이신호와 출력 데이타(DOUT)의 로우신호를 논리곱하여 그의 출력단자로 로우신호를 출력하게 된다.The AND gate 400c logically multiplies the high signal input from the NAND gate 400a by the low signal of the output data DOUT, and outputs a low signal to its output terminal.

상기 앤드게이트(400c)로부터 출력된 로우신호는 송신부(400d)의 인에이블단자()로 입력되어 송신부(400d)를 인에이블시키게 된다.The low signal output from the AND gate 400c is an enable terminal of the transmitter 400d. ) To enable the transmitter 400d.

이에 따라 상기 송신부(400d)는 출력 데이타(DOUT)의 로우신호를 SCSI 버스(403)상으로 전송하게 된다.Accordingly, the transmitter 400d transmits the low signal of the output data DOUT on the SCSI bus 403.

즉, 상기 송신부(400d)의 출력이 로우신호이면, 저항 종단기(401)의 전원단자(VDD)로부터 입력되는 전압이 저항(R1)(R2)을 통해 분압되어 상기한 송신부(400d)를 통해 접지로 바이패스되므로 결과적으로 SCSI 버스(43)상에는 로우신호가 전송되어 타겟측의 특정한 SCSI 버스 구동부(402)에 입력된다.That is, when the output of the transmitter 400d is a low signal, the voltage input from the power supply terminal V DD of the resistor terminal 401 is divided through the resistors R1 and R2 and is transmitted through the transmitter 400d. Since the signal is bypassed to ground, a low signal is transmitted on the SCSI bus 43 and input to the specific SCSI bus driver 402 on the target side.

이때, 호스트 컴퓨터측의 SCSI 버스 구동부(400)에 구성된 스미트 트리거 버퍼인 수신부(400e)는 상기 송신부(400d)로부터 출력되는 로우신호를, 즉 SCSI 버스(403)상의 로우신호를 수신하여 인버터(400e)에 입력하게 된다.At this time, the receiver 400e, which is a throttle trigger buffer configured in the SCSI bus driver 400 on the host computer side, receives a low signal output from the transmitter 400d, that is, a low signal on the SCSI bus 403, and receives an inverter ( 400e).

상기 인버터(400b)는 입력된 로우신호를 하이신호로 반전시켜 낸드게이트(400a)의 타측 입력단자로 입력하게 됨으로써, 상기한 송신부(400d)는 계속 인에이블 상태가 되어 출력 데이타(DOUT)의 로우신호를 버퍼링하여 SCSI 버스(403)로 전송하게 된다.The inverter 400b inverts the input low signal into a high signal and inputs it to the other input terminal of the NAND gate 400a. Thus, the transmitter 400d continues to be enabled and the output data DOUT is low. The signal is buffered and transmitted to the SCSI bus 403.

이와같은 상태에서 출력 데이타(DOUT)가 제7도의 (a)에서와 같이, 로우신호에서 하이신호(H)로 천이하게 되면 이때에도 상기 낸드게이트(400a)의 출력은 로우신호로 되어 있기 때문에 상기 앤드게이트(400c)는 낸드게이트(400a)의 출력 로우신호와 출력 데이타(DOUT)의 하이신호를 논리곱하여 송신부(400d)를 계속 인에이블시키게 된다.In this state, when the output data DOUT transitions from the low signal to the high signal H as shown in (a) of FIG. 7, the output of the NAND gate 400a becomes a low signal even at this time. The AND gate 400c logically multiplies the output low signal of the NAND gate 400a by the high signal of the output data DOUT to enable the transmitter 400d.

따라서, 상기한 송신부(400d)는 출력 데이타(DOUT)의 하이신호를 버퍼링하여 SCSI 버스(403)를 통해 저항 종단기(888)에 공급하게 된다.Accordingly, the transmitter 400d buffers the high signal of the output data DOUT and supplies the buffered high signal to the resistor terminator 888 through the SCSI bus 403.

즉, 송신부(400d)에서 하이신호가 출력되면 전원단자(VDD)의 전압이 저항 종단기(401)의 콘덴서(CL)에 공급되어 충전이 된다.That is, when the high signal is output from the transmitter 400d, the voltage of the power supply terminal V DD is supplied to the capacitor CL of the resistor terminal 401 to be charged.

이때, 상기 저항 종단기(401)는 저항(R1)(R2)과 콘덴서(CL)로 되어 있기 때문에 공급전압에 비례하여 SCSI 버스(403)상의 출력전압을 제7도의 (a)에서와 같이, 선형적으로 증가시키게 된다.At this time, since the resistor terminator 401 is composed of the resistors R1 and R2 and the capacitor CL, the output voltage on the SCSI bus 403 is linearly proportional to the supply voltage as shown in FIG. Increase by enemy.

이와같이, SCSI 버스(403)상의 출력전압이 점점 증가하여 스미트 트리거 버퍼인 수신부(400e)의 임계값(VIH: 2.0-2.5V)보다 높아지면 상기 수신부(400e)는 SCSI 버스(403)상의 출력전압을 버퍼링하여 하이신호를 출력하게 된다.As described above, when the output voltage on the SCSI bus 403 increases and becomes higher than the threshold value (V IH : 2.0-2.5V) of the receiver 400e, which is a trigger trigger buffer, the receiver 400e is connected to the SCSI bus 403. The high voltage is output by buffering the output voltage.

상기 수신부(400e)로부터 출력된 하이신호는 인버터(400b)를 통해 로우신호로 반전되어 낸드게이트(400a)의 타측 입력단자에 입력된다.The high signal output from the receiver 400e is inverted into a low signal through the inverter 400b and input to the other input terminal of the NAND gate 400a.

따라서, 상기한 낸드게이트(400a)는 일측 입력단자로 입력되는 모드선택신호(MSEL)의 하이신호와 인버터(400b)를 통한 로우신호를 논리곱 반전하여 하이신호를 출력하게 된다.Accordingly, the NAND gate 400a logically inverts the high signal of the mode selection signal MSEL input to one input terminal and the low signal through the inverter 400b to output a high signal.

상기 낸드게이트(400a)로부터 출력된 하이신호는 앤드게이트(400c)에서 출력 데이타(DOUT)의 하이신호와 논리곱되어 하이신호로 상기 수신부(400d)를 디스에이블시키게 된다.The high signal output from the NAND gate 400a is logically multiplied by the high signal of the output data DOUT at the AND gate 400c to disable the receiver 400d with the high signal.

상기에서, SCSI 버스(403)상의 부하 콘덴서(CL)값에 따른 인에이블신호파형은 제7도의 (b)와 같다.In the above description, the enable signal waveform according to the load capacitor CL value on the SCSI bus 403 is as shown in FIG.

즉, 3-상태 버퍼인 송신부(400d)의 공급전압이 일정하기 때문에 SCSI 버스(403)상의 출력전압은 저항 종단기(401)의 콘덴서(CL)값 크기에 비례하여 충전시간이 증가하게 된다.That is, since the supply voltage of the transmitter 400d which is a three-state buffer is constant, the output voltage on the SCSI bus 403 increases in proportion to the magnitude of the capacitor CL value of the resistor terminator 401.

따라서, 상기 송신부(400d)를 디스에이블시키는 인에이블신호는 수신부(400e)의 임계전압(VIH) 이상에서 하이신호로 변환한다.Therefore, the enable signal for disabling the transmitter 400d is converted into a high signal at or above the threshold voltage V IH of the receiver 400e.

결국 SCSI 버스(403)의 출력전압은 저항 종단기(401)의 콘덴서(CL)가 상기 수신부(400e)의 임계전압(VIH)으로 충전될때까지 상기 송신부(400d)를 인에이블시켜 전압을 공급한다.Eventually, the output voltage of the SCSI bus 403 supplies the voltage by enabling the transmitter 400d until the capacitor CL of the resistor terminal 401 is charged to the threshold voltage V IH of the receiver 400e. .

그리고, 상기 인에이블신호가 하이신호로 되면 송신부(400d)가 디스에이블되어 하이 임피던스 상태로 되고, SCSI 버스(403)는 전술한 바와같이, 저항 종단기(401)에 의해 하이신호(3V)를 유지하게 된다.When the enable signal becomes a high signal, the transmitter 400d is disabled to a high impedance state, and the SCSI bus 403 maintains the high signal 3V by the resistor terminator 401 as described above. Done.

한편, 모드선택신호(MSEL)가 하이신호인 상태에서 출력 데이타(DOUT)가 하이신호에서 로우신호로 천이하게 되면, 이때에도 상기 낸드게이트(400a)의 출력은 하이신호로 되어 있기 때문에 상기 앤드게이트(400c)는 낸드게이트(400a)의 출력 하이신호와 출력 데이타(DOUT)의 로우신호를 논리곱하여 송신부(400d)를 계속 인에이블시키고, 싱크(Sink) 전류 크기에 비례하여 SCSI 버스(403)상의 출력 전압, 즉 콘덴서(CL)의 충저전위가 제7도의 (b)에서와 같이, 급격히 방전하게 된다.On the other hand, when the output data DOUT transitions from the high signal to the low signal while the mode selection signal MSEL is at the high signal, the output of the NAND gate 400a is at the high signal. 400c continues to enable the transmitter 400d by logically multiplying the output high signal of the NAND gate 400a by the low signal of the output data DOUT, and on the SCSI bus 403 in proportion to the sink current magnitude. The output voltage, i.e., the charge potential of the capacitor CL, is rapidly discharged, as shown in FIG.

이상에서와 같이, SCSI 버스(403)의 부하 변동에 관계없이 고속의 데이타 전송이 가능하다.As described above, high speed data transfer is possible regardless of the load variation of the SCSI bus 403.

한편, 상기 호스트 컴퓨터로부터의 모드선택신호(MSEL)가 로우신호로 낸드게이트(400a)의 일측 입력단자에 입력되면 호스트 컴퓨터측의 SCSI 버스 구동부(400)는 입력모드, 즉 수신모드가 된다.On the other hand, when the mode selection signal MSEL from the host computer is input to one input terminal of the NAND gate 400a as a low signal, the SCSI bus driver 400 of the host computer enters an input mode, that is, a reception mode.

이때, 상기 낸드게이트(400a)는 타측 입력단자에 관계없이 계속 하이신호로 고정시켜 앤드게이트(400c)의 일측 입력단자에 입력하게 된다.At this time, the NAND gate 400a is fixed to a high signal regardless of the other input terminal and is input to one input terminal of the AND gate 400c.

따라서, 입력모드시, 즉 수신모드에서는 상기 타겟측의 해당 SCSI 버스 구동부(402)로부터 전송되어 SCSI 버스(403)를 통하고 호스트 컴퓨터의 SCSI 버스 구동부(400)에 구성된 수신부(400e)를 통해 수신되어 호스트 컴퓨터로 입력되는 수신 데이타(DIN)가 인버터(400b)를 통해 피드백되어 낸드게이트(400a)의 타측 입력단자로 입력되지만 그 낸드게이트(400a)는 모드선택신호(MSEL)의 로우신호에 의해 출력을 하이신호(H)로 고정시켜 출력함으로써, 앤드게이트(400c)는 입력모드시에 SCSI 콘트롤러로부터 유지되어 출력되는 출력 데이타(DOUT)의 하이신호와 논리곱하여 하이신호로 송신부(400d)를 디스에이블 시킴으로써, 수신 데이타(DIN)가 궤환되어 송신부(400d)를 통해 송신되는 것을 방지할 수 있다.Therefore, in the input mode, that is, in the reception mode, the signal is transmitted from the corresponding SCSI bus driver 402 on the target side through the SCSI bus 403 and received through the receiver 400e configured in the SCSI bus driver 400 of the host computer. The received data DIN input to the host computer is fed back through the inverter 400b to be input to the other input terminal of the NAND gate 400a, but the NAND gate 400a is driven by the low signal of the mode selection signal MSEL. By fixing the output to a high signal H and outputting the AND gate 400c, the AND gate 400c is logically multiplied with the high signal of the output data DOUT, which is held by the SCSI controller in the input mode and outputs the signal 400d as a high signal. By activating, it is possible to prevent the received data DIN from being fed back through the transmitter 400d.

그리고 제5도는 본 발명 컴퓨터 인터페이스 버스 구동장치의 다른 실시예 구성도이다.5 is a configuration diagram of another embodiment of the computer interface bus driver of the present invention.

여기서는 호스트 컴퓨터의 모드선택신호(MSEL)를 반전하는 인버터(500b)와, 상기 인버터(500b)에서 반전된 모드선택신호와 피드백 검출되어 입력되는 신호를 논리합하여 출력하는 오아게이트(500a)와, 그 오아게이트(500a)의 출력신호와 호스트 컴퓨터측의 SCSI 콘트롤러에서 출력되는 데이타(DOUT)를 논리곱하여 출력하는 앤드게이트(500c)와, 상기 앤드게이트(500c)의 출력신호에 따라 인에이블 또는 디스에이블되어 호스트 컴퓨터측의 출력 데이타(DOUT)를 버퍼링하여 SCSI 버스(403)에 접속된 저항 종단기를 통해 전송하는 3-상태형의 제1버퍼(500d)와, 상기 저항 종단기의 부하값에 따라 상기 제1버퍼(500d)의 출력 데이타를 검출하여 이를 상기 오아게이트(500a)의 입력단자에 입력함과 아울러 타겟측의 데이타를 수신하여 호스트 컴퓨터측의 SCSI 콘트롤러에 전달하는 스미트 트리거 버퍼인 제2버퍼(500e)로 SCSI 버스 구동부(500)를 구성한 것으로, 이는 제4도의 SCSI 버스 구동부(400)와 동일한 작용을 함으로서, 이하에서 간략하게 설명한다.In this case, the inverter 500b for inverting the mode selection signal MSEL of the host computer, the orifice 500a for logically combining the mode selection signal inverted by the inverter 500b and the signal detected by the feedback and inputted therein, and Enable or disable according to the AND gate 500c for ANDing the output signal of the OR gate 500a and the data DOUT output from the SCSI controller on the host computer side, and the output signal of the AND gate 500c. And a first buffer 500d of a three-state type which buffers the output data DOUT on the host computer side and transmits it through a resistor terminator connected to the SCSI bus 403, and the first buffer 500d according to the load value of the resistor terminator. Detects output data of one buffer 500d, inputs it to the input terminal of the oragate 500a, receives data on the target side, and transfers the data to the SCSI controller on the host computer side. That tree is configured for SCSI bus driver 500 to the second buffer (500e) trigger buffer, which by the same operation as that of the fourth-degree SCSI bus driver 400, will be described briefly below.

먼저, 선택모드신호(MSEL)가 하이신호인 상태로 인버터(500b)에 입력되면 상기 인버터(500b)는 모드선택신호(MSEL)를 로우신호로 변환하여 오아게이트(500a)에 입력하게 된다.First, when the selection mode signal MSEL is input to the inverter 500b with the high signal, the inverter 500b converts the mode selection signal MSEL into a low signal and inputs it to the oragate 500a.

상기 오아게이트(500a)는 초기에 저항종단기로부터 입력된 하이신호를 제2버퍼(500e)를 통해 입력받아 이를 논리합하여 앤드게이트(500c)에 입력하게 된다.The oA gate 500a initially receives the high signal input from the resistor terminator through the second buffer 500e and logically combines the input signal to the AND gate 500c.

이때, 호스트 컴퓨터측의 SCSI 콘트롤러로부터 출력 데이타(DOUT)가 하이에서 로우신호로 천이되어 입력되면, 상기한 앤드게이트(500c)는 오아게이트(500a)로부터 입력된 하이신호와 출력 데이타(DOUT)의 로우신호를 논리곱하여 제1버퍼(500d)를 인에이블시킴으로써, 출력 데이타(DOUT)의 로우신호가 버퍼링되어 SCSI 버스(403)를 통해 타겟측의 해당 SCSI 버스 구동부에 전송된다.At this time, when the output data (DOUT) is transferred from the high-low signal to the SCSI controller on the host computer side, the AND gate (500c) of the high signal and the output data (DOUT) input from the oragate (500a) By logically multiplying the low signal to enable the first buffer 500d, the low signal of the output data DOUT is buffered and transferred to the corresponding SCSI bus driver on the target side via the SCSI bus 403.

이때, 제4도에서 전술한 저항 종단기의 콘덴서에 충전된 전압은 방전을 하여 로우전위를 유지하게 된다.At this time, the voltage charged in the capacitor of the resistor terminator described above in FIG. 4 discharges to maintain the low potential.

이와같은 상태에서 출력 데이타(DOUT)가 로우신호에서 하이신호로 천이되면 이때에는 저항종단기의 콘덴서의 충전 전압이 제2버퍼(500e)의 임계전압(VIH)보다 낮으므로 로우신호를 오아게이트(500a)의 타측 입력단자에 입력하게 되므로써, 그 오아게이트(500a)는 인버터(500b)의 출력 로우신호와 제2버퍼(500e)의 로우신호를 논리합하여 앤드게이트(500c)에 입력하게 된다.In this state, when the output data DOUT transitions from the low signal to the high signal, at this time, since the charging voltage of the capacitor of the resistor terminator is lower than the threshold voltage V IH of the second buffer 500e, the low signal is output from the oragate ( By inputting to the other input terminal of 500a, the oragate 500a logically sums the output low signal of the inverter 500b and the low signal of the second buffer 500e and inputs it to the AND gate 500c.

상기 앤드게이트(500c)는 오아게이트(500a)의 출력을 로우신호와 출력 데이타(DOUT)의 하이신호와를 논리곱하여 로우신호로 상기한 제1버퍼(500d)를 계속 인에이블시키게 된다.The AND gate 500c logically multiplies the output of the OR gate 500a by the low signal and the high signal of the output data DOUT to enable the first buffer 500d as a low signal.

따라서, 상기한 제1버퍼(500d)는 출력 데이타(DOUT)의 하이신호를 버퍼링하여 SCSI 버스(403)상의 저항 종단기를 통해 타겟측에 공급하게 된다.Accordingly, the first buffer 500d buffers the high signal of the output data DOUT and supplies the buffered high signal to the target side through a resistor terminator on the SCSI bus 403.

즉, 제1버퍼(500d)에서 하이신호가 출력되면 전원단자(VDD)의 전압이 저항 종단기의 콘덴서에 공급되어 충전이 된다.That is, when the high signal is output from the first buffer 500d, the voltage of the power supply terminal V DD is supplied to the capacitor of the resistor terminal and charged.

이때, SCSI 버스(403)상의 전압은 저항 종단기의 저항과 콘덴서의 시정수에 의해 제1버퍼(500d)로부터 공급된 전압에 비례하여 선형적으로 증가하게 된다.At this time, the voltage on the SCSI bus 403 increases linearly in proportion to the voltage supplied from the first buffer 500d by the resistance of the resistor terminator and the time constant of the capacitor.

이와같이, SCSI 버스(403)상의 출력전압이 점점 증가하여 스미트 트리거 버퍼인 제2버퍼(500e)의 임계값(VIH: 2.0-2.5V)보다 높아지면 상기 제2버퍼(500e)는 SCSI 버스(403)상의 출력전압을 버퍼링하여 하이신호를 출력하게 된다.As described above, when the output voltage on the SCSI bus 403 increases and becomes higher than the threshold value (V IH : 2.0-2.5V) of the second buffer 500e, which is a trigger trigger buffer, the second buffer 500e becomes a SCSI bus. The high voltage is output by buffering the output voltage on the block 403.

상기 제2버퍼(500e)로부터 출력된 하이신호는 오아게이트(500a)를 통하고 앤드게이트(500c)에서 출력 데이타(DOUT)의 하이신호와 논리곱되어 제1버퍼(500d)를 디스에이블시켜 데이타의 송신을 중단하게 된다.The high signal output from the second buffer 500e is logically multiplied by the high signal of the output data DOUT at the AND gate 500c by the or gate 500a, thereby disabling the first buffer 500d. Will stop sending.

이때 SCSI 버스(403)는 저항 종단기에 의해 하이신호(3V)를 유지하게 된다.At this time, the SCSI bus 403 maintains the high signal (3V) by the resistor terminator.

이와같은 상태에서 출력 데이타(DOUT)가 하이에서 다시 로우신호로 천이하면 전술한 바와같이, 앤드게이트(500c)가 제2버터(500e) 및 오아게이트(500a)롤 통한 하이신호와 출력 데이타(DOUT)의 로우신호와 논리곱하여 제1버퍼(500d)를 인에이블시키게 됨으로써, 제7도의 (a) 및 (b)와 같이, 저항 종단기의 콘덴서에 충전된 전압이 급속히 방전을 하여 타겟측의 해당 SCSI 버스 구동부에 전송된다.In this state, when the output data DOUT transitions from the high to the low signal again, as described above, the AND gate 500c causes the high signal through the second butter 500e and the oragate 500a and the output data DOUT. By logically multiplying the low signal of < RTI ID = 0.0 >) < / RTI > by enabling the first buffer 500d, as shown in FIGS. Is sent to the bus driver.

한편, 타겟측의 해당 SCSI 버스 구동부로부터 데이타를 수신하기 위해 호스트 컴퓨터측의 SCSI 콘트롤러가 SCSI 버스 구동부(500)에 모드선택신호(MSEL)를 로우신호를 공급하고 출력 데이타(DOUT)를 하이신호로 유지시켜 공급하면 모드선택신호(MSEL)는 인버터(500b)를 통해 하이신호로 반전된 후 오아게이트(500a)를 통해 앤드게이트(500c)의 일측 입력단자에 입력된다.On the other hand, in order to receive data from the corresponding SCSI bus driver on the target side, the SCSI controller on the host computer side supplies the mode selection signal MSEL to the SCSI bus driver 500 with a low signal and output data DOUT as a high signal. When it is maintained and supplied, the mode selection signal MSEL is inverted to a high signal through the inverter 500b and then input to one input terminal of the AND gate 500c through the oragate 500a.

상기 앤드게이트(500c)는 오아게이트(500a)의 출력 하이신호와 출력 데이타(DOUT)의 하이신호를 논리곱하여 제1버퍼(500d)를 디스에이블시키게 된다.The AND gate 500c logically multiplies the output high signal of the OR gate 500a by the high signal of the output data DOUT to disable the first buffer 500d.

이에 따라 타겟측의 해당 SCSI 버스 구동부로부터 SCSI 버스(403)를 통해 전송되는 데이타를 제2버퍼(500e)를 통해 수신하여 그 데이타(DIN)를 호스트 컴퓨터측의 SCSI 콘트롤러에 전달하게 된다.Accordingly, data transmitted through the SCSI bus 403 from the corresponding SCSI bus driver on the target side is received through the second buffer 500e, and the data DIN is transferred to the SCSI controller on the host computer side.

그리고 본 발명의 다른 실시예로서는 제6도와 같다.And as another embodiment of the present invention is shown in FIG.

여기서는 제5도의 구성과 동일하고 단지 제5도의 앤드게이트(500c)대신에 낸드게이트(600c)를 사용하고 제1버퍼(600d)는 하이신호에 의해 인에이블되는 3-상태 버퍼를 사용한 점이 다르다.Here, the configuration is the same as that of FIG. 5, except that the NAND gate 600c is used instead of the AND gate 500c of FIG. 5, and the first buffer 600d uses a three-state buffer enabled by a high signal.

따라서, 제5도와 동일 부분에 대하여는 그 일부를 생략하고 간략하게 설명한다.Therefore, the same part as FIG. 5 is abbreviate | omitted and demonstrated briefly.

먼저, 호스트 컴퓨터측에서 데이타 송신하기 위해 모드선택신호(MSEL)를 하이신호로 공급하고, 출력 데이타(DOUT)를 하이신호에서 로우신호로 천이하여 전송하면 초기에 낸드게이트(600c)는 오아게이트(600a)로부터 입력된 하이신호와 출력 데이타(DOUT)의 로우신호를 논리곱 반전하여 하이신호를 출력하게 된다.First, when the host computer supplies the mode selection signal MSEL as a high signal for data transmission, and transfers the output data DOUT from a high signal to a low signal, initially, the NAND gate 600c is an oragate ( The high signal input from 600a and the low signal of the output data DOUT are logically inverted to output a high signal.

상기 낸드게이트(600c)로부터 하이신호가 출력되면 제1버퍼(600d)는 인에이블되어 SCSI 버스(403)상에 로우신호를 공급하게 된다.When a high signal is output from the NAND gate 600c, the first buffer 600d is enabled to supply a low signal on the SCSI bus 403.

이와같은 상태에서 출력 데이타(DOUT)가 로우신호에서 하이신호로 천이하면 상기 낸드게이트(600c)는 제2버퍼(600e) 및 오아게이트(600a)를 통한 SCSI 버스(403)상의 로우신호와 출력 데이타(DOUT)의 하이신호를 논리곱 반전하여 하이신호로 제1버퍼(600d)를 계속 인에이블시켜 SCSI 버스(403)상에 데이타, 즉 하이신호를 공급하게 된다.In such a state, when the output data DOUT transitions from a low signal to a high signal, the NAND gate 600c outputs the low signal and the output data on the SCSI bus 403 through the second buffer 600e and the oragate 600a. The high signal of (DOUT) is logically inverted to enable the first buffer 600d as a high signal to supply data, that is, a high signal, on the SCSI bus 403.

이때, SCSI 버스(403)상의 전압은 전술한 바와같이, 저항 종단기의 저항과 콘덴서에 의해 제1버퍼(600d)로부터 공급된 전압에 비례하여 선형적으로 증가하게 된다.At this time, the voltage on the SCSI bus 403 is linearly increased in proportion to the voltage supplied from the first buffer 600d by the resistor and the capacitor of the resistor terminator as described above.

이와같이, SCSI 버스(403)상의 출력전압이 점점 증가하여 스미트 트리거 버퍼인 제2버퍼(600e)의 임계값(VIH)보다 높아지면 상기 제2버퍼(600e)는 SCSI 버스(403)상의 출력전압을 버퍼링하여 하이신호를 출력하게 된다 및 송신모드로 전환하여 자신의 데이타를As described above, when the output voltage on the SCSI bus 403 increases and becomes higher than the threshold value V IH of the second buffer 600e which is a trigger trigger buffer, the second buffer 600e outputs on the SCSI bus 403. It buffers the voltage and outputs a high signal.

이에 따라 상기 낸드게이트(600c)는 제2버퍼(600e)와 오아게이트(600a)를 통한 하이신호와 출력 데이타(DOUT)의 하이신호를 논리곱 반전하여 로우신호로 제1버퍼(600d)를 디스에이블 시키게 된다.Accordingly, the NAND gate 600c logically inverts the high signal through the second buffer 600e and the oragate 600a and the high signal of the output data DOUT, thereby disposing the first buffer 600d as a low signal. Will be enabled.

한편, 타겟측으로부터 데이타를 수신하기 위해 모드선택신호(MSEL)를 로우신호로 전송하고 출력 데이타(DOUT)를 하이신호로 유지시켜 전송하면 낸드게이트(600c)는 두 입력 하이신호를 논리곱 반전하여 제1버퍼(600d)를 디스에이블 시키게 된다.Meanwhile, when the mode selection signal MSEL is transmitted as a low signal and the output data DOUT is maintained as a high signal to receive data from the target side, the NAND gate 600c logically inverts the two input high signals. The first buffer 600d is disabled.

그리고, 타겟측으로부터 송신된 데이타는 SCSI 버스(403) 및 제2버퍼(600e)를 통해 호스트 컴퓨터측으로 수신된다.The data transmitted from the target side is received by the host computer side via the SCSI bus 403 and the second buffer 600e.

이상에서, 상세히 설명한 바와같이, 본 발명에 따르면 SCSI 버스의 부하 콘덴서값 변화에 무관하게, 즉 SCSI 버스 케이블의 길이나 접속되는 타겟의 갯수에 무관하게 SCSI 프로토콜에서 규정하는 동기모드의 10Mbps(bps; bit per second) 데이타 전송이 가능할뿐 아니라 SCSI 버스 제어회로가 간단하여 지적회로화가 용이한 효과가 있다.As described above, according to the present invention, according to the present invention, regardless of the change of the load capacitor value of the SCSI bus, that is, regardless of the length of the SCSI bus cable or the number of targets to be connected, 10Mbps (bps; bit per second) Not only data transfer is possible but also the SCSI bus control circuit is simple, so it is easy to make intelligent circuit.

Claims (8)

호스트 컴퓨터측의 모드선택신호에 따라 수신모드 및 송신모드로 전환하여 자신의 데이타를 SCSI 버스에 접속된 외부의 출력부하를 통해 전송하고 그 외부의 출력 부하값에 따른 자신의 데이타 레벨을 피드백 검출하여 그 접속된 외부의 부하값에 비례하여 데이타를 타겟측으로의 송신 및 수신하는 SCSI 버스 구동수단과, 상기 SCSI 버스 구동수단으로부터 전송된 데이타를 비례적으로 충방전시켜 타겟측의 SCSI 버스 구동수단에 전달하는 저항 종단기를 포함된 컴퓨터 인터페이스의 버스 구동장치.In accordance with the mode selection signal of the host computer, the system switches to the receive mode and the transmit mode, and transmits its data through an external output load connected to the SCSI bus, and detects its own data level according to the external output load value. SCSI bus drive means for transmitting and receiving data to and from the target side in proportion to the connected external load value, and proportionally charge and discharge data transmitted from the SCSI bus drive means to the SCSI bus drive means at the target side. Bus drive of a computer interface with a resistor terminator. 제1항에 있어서, SCSI 버스 구동수단은 모드선택신호와 SCSI 버스상의 출력 부하값에 따라 피드백 검출되어 입력되는 데이타를 논리곱 반전하는 낸드게이트와, 상기 낸드게이트의 출력신호와 호스트 컴퓨터측의 출력 데이타를 논리곱하는 앤드게이트와, 상기 앤드게이트의 출력신호에 따라 인에이블 또는 디스에이블되어 호스트 컴퓨터의 출력 데이타를 SCSI 버스상에 접속된 출력 부하를 통해 전송하는 송신수단과, 상기 SCSI 버스상의 부하값에 따라 상기 송신수단의 출력 데이타를 검출하여 일정값 이상이면 입력 데이타로 받아들이는 수신수단과, 상기 수신수단의 수신 데이타를 반전시켜 상기 낸드게이트의 일측 입력단자로 입력하는 인버터를 포함하는 것을 특징으로 한 컴퓨터 인터페이스의 버스 구동장치.2. The SCSI bus driving means according to claim 1, wherein the SCSI bus driving means includes a NAND gate for performing a logical AND inversion of the input data detected by feedback according to a mode selection signal and an output load value on the SCSI bus, and an output signal of the NAND gate and an output of the host computer. An AND gate for logically multiplying the data, transmission means for enabling or disabling the output signal of the AND gate to transmit the output data of the host computer through an output load connected on the SCSI bus, and a load value on the SCSI bus. And receiving means for detecting output data of the transmitting means and receiving the input data when the output data is above a predetermined value, and an inverter for inverting the receiving data of the receiving means and inputting the input data to one input terminal of the NAND gate. Bus drive on one computer interface. 제2항에 있어서, 송신수단은 3-상태 버퍼인 것을 특징으로 한 호스트 컴퓨터 인터페이스의 버스 구동장치.3. The bus drive of claim 2, wherein the transmitting means is a tri-state buffer. 제2항에 있어서, 수신수단은 스미트 트리거 버퍼인 것을 특징으로 한 호스트 컴퓨터 인터페이스의 버스 구동장치.3. The bus drive apparatus of claim 2, wherein the receiving means is a mit trigger buffer. 제1항 또는 제3항에 있어서, 송신수단은 로우신호에 의해 인에이블되는 것을 특징으로 한 호스트 컴퓨터 인터페이스의 버스 구동장치.4. The bus drive apparatus of claim 1 or 3, wherein the transmitting means is enabled by a low signal. 제1항에 있어서, SCSI 버스 구동수단은 모드선택신호를 반전하는 인버터와, 상기 인버터에서 반전된 모드선택신호와 피드백 검출되어 입력되는 신호를 논리합하는 오아게이트와, 그 오아게이트의 출력신호와 출력 데이타를 논리곱하는 앤드게이트와, 상기 앤드게이트의 출력신호에 따라 인에이블 또는 디스에이블되어 출력 데이타를 SCSI 버스상의 출력부하를 통해 송신하는 3-상태 버퍼와, 상기 SCSI 버스상의 부하값에 따라 상기 송신수단의 출력 데이타를 검출하여 일정값 이상이면 입력 데이타로 받아 이를 상기 오아게이트에 입력하는 스미트 트리거 버퍼를 포함하여 된 호스트 컴퓨터 인터페이스의 버스 구동장치.2. The SCSI bus driving means according to claim 1, wherein the SCSI bus driving means comprises: an inverter for inverting the mode selection signal, an orifice for ORing the mode selection signal inverted by the inverter and a signal detected and inputted by the inverter; An AND gate for logically multiplying data, a three-state buffer for enabling or disabling the output signal of the AND gate to transmit output data through an output load on a SCSI bus, and the transmission according to a load value on the SCSI bus. And a trigger trigger buffer which detects the output data of the means and receives the input data when the output data is equal to or greater than a predetermined value and inputs the input data to the oragate. 제1항에 있어서, SCSI 버스 구동수단은 모드선택신호를 반전하는 인버터와, 상기 인버터에서 반전된 모드선택신호와 피드백 검출되어 입력되는 신호를 논리합하는 오아게이트와, 그 오아게이트의 출력신호와 출력 데이타를 논리곱 반전하는 낸드게이트와, 상기 낸드게이트의 출력신호에 따라 인에이블 또는 디스에이블되어 출력 데이타를 SCSI 버스상의 출력부하를 통해 송신하는 3-상태 버퍼와, 상기 SCSI 버스상의 부하값에 따라 상기 3-상태 버퍼의 출력 데이타를 검출하여 일정값 이상이면 입력 데이타로 받아 이를 상기 오아게이트에 입력하는 스미트 트리거 버퍼를 포함하여 된 호스트 컴퓨터 인터페이스의 버스 구동장치.2. The SCSI bus driving means according to claim 1, wherein the SCSI bus driving means comprises: an inverter for inverting the mode selection signal, an orifice for ORing the mode selection signal inverted by the inverter and a signal detected and inputted by the inverter; A NAND gate that logically inverts data, a three-state buffer that is enabled or disabled according to the NAND gate output signal, and transmits the output data through an output load on a SCSI bus, and a load value on the SCSI bus. And a trigger trigger buffer for detecting output data of the tri-state buffer and inputting the input data to the oragate when the output data of the tri-state buffer is greater than or equal to a predetermined value. 제7항에 있어서, 3-상태 버퍼는 하이신호에 의해 인에이블되는 것을 특징으로 한 호스트 컴퓨터 인터페이스의 버스 구동장치.8. The bus driver of claim 7, wherein the tri-state buffer is enabled by a high signal.
KR1019940026962A 1994-10-21 1994-10-21 Bus driving apparatus of computer interface KR970010371B1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019940026962A KR970010371B1 (en) 1994-10-21 1994-10-21 Bus driving apparatus of computer interface
US08/545,966 US5680065A (en) 1994-10-21 1995-10-20 Small computer system interface bus driving circuit with unique enable circuitry
JP7274228A JP2628473B2 (en) 1994-10-21 1995-10-23 SCSI bus drive circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940026962A KR970010371B1 (en) 1994-10-21 1994-10-21 Bus driving apparatus of computer interface

Publications (2)

Publication Number Publication Date
KR960015245A KR960015245A (en) 1996-05-22
KR970010371B1 true KR970010371B1 (en) 1997-06-25

Family

ID=19395583

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940026962A KR970010371B1 (en) 1994-10-21 1994-10-21 Bus driving apparatus of computer interface

Country Status (3)

Country Link
US (1) US5680065A (en)
JP (1) JP2628473B2 (en)
KR (1) KR970010371B1 (en)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5926032A (en) * 1995-08-14 1999-07-20 Compaq Computer Corporation Accommodating components
US5953540A (en) * 1997-06-26 1999-09-14 Compaq Computer Corporation SCSI cable with two cable segments having a first resistor coupled to a Y-connection from each segment and a second resistor coupled to one corresponding conductor
US6047379A (en) * 1997-12-17 2000-04-04 Henri Larabell Information bus regenerator
US6157204A (en) 1998-08-05 2000-12-05 Micron Technology, Inc. Buffer with adjustable slew rate and a method of providing an adjustable slew rate
US6593768B1 (en) * 1999-11-18 2003-07-15 Intel Corporation Dual termination serial data bus with pull-up current source
US6804232B1 (en) 2000-03-27 2004-10-12 Bbnt Solutions Llc Personal area network with automatic attachment and detachment
US6341068B1 (en) * 2000-03-31 2002-01-22 Alcatel Usa Sourcing, L.P. Low profile connector system for providing multiple drives on a card
WO2002025421A1 (en) * 2000-09-20 2002-03-28 Park Young Ki User interface for multimode
US6366123B1 (en) * 2001-02-05 2002-04-02 Etron Technology, Inc. Input buffer circuit for low power application
US10785066B1 (en) * 2019-11-22 2020-09-22 Nxp B.V. Can communication with broken cable
CN114974140B (en) * 2022-05-27 2023-08-29 北京芯格诺微电子有限公司 LED driving chip for manufacturing single-wire chain type communication link in Mini-LED backlight module

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4342065A (en) * 1981-04-10 1982-07-27 Tektronix, Inc. Protection circuit for a data driver
CA1331214C (en) * 1989-01-05 1994-08-02 Kun-Ming Lee Interfacing control circuit with active circuit charge or discharge
JPH03252218A (en) * 1990-03-01 1991-11-11 Fujitsu Ltd Tristate buffer circuit
DE4108610A1 (en) * 1991-03-16 1992-09-17 Bosch Gmbh Robert TRANSMITTER STAGE
JPH0535668A (en) * 1991-07-30 1993-02-12 Toshiba Corp Signal processor
US5361005A (en) * 1993-03-31 1994-11-01 Hewlett-Packard Company Configurable driver circuit and termination for a computer input/output bus
US5510740A (en) * 1993-04-21 1996-04-23 Intel Corporation Method for synchronizing clocks upon reset

Also Published As

Publication number Publication date
JPH08211976A (en) 1996-08-20
KR960015245A (en) 1996-05-22
JP2628473B2 (en) 1997-07-09
US5680065A (en) 1997-10-21

Similar Documents

Publication Publication Date Title
KR970010371B1 (en) Bus driving apparatus of computer interface
KR100273619B1 (en) Operation mode transfer system and method
US7474118B2 (en) Transmission circuit, data transfer control device and electronic equipment
US4543494A (en) MOS type output driver circuit having a protective circuit
US5719509A (en) Method of controlling transmission of binary pulses on a transmission line
EP0485102A2 (en) Bus driver circuit
US20070156932A1 (en) Integrated circuit device and electronic instrument
US20050104623A1 (en) Method and apparatus for receiver detection on a PCI-Express bus
US5361005A (en) Configurable driver circuit and termination for a computer input/output bus
US5313105A (en) Signal line increased current kicker terminator apparatus
JP3498042B2 (en) Electronic device and electronic device system including the same
US5761463A (en) Method and apparatus for logic network interfacing with automatic receiver node and transmit node selection capability
US7010640B2 (en) Interface apparatus for mediating sending and receiving signals between devices connected by a signal line
US6559675B2 (en) Data output buffer circuit usable with both PCI and PCI-X buses
WO2000024127A1 (en) A voltage translator circuit which allows for variable low voltage signal translation
US6414523B1 (en) Pull-up method and apparatus for a universal serial bus output driver
EP1654846B1 (en) Low power differential link interface methods and apparatuses
EP0297932B1 (en) Bus transmitter having controlled trapezoidal slew rate
US5025182A (en) Digital apparatus for generating gating signals in response to a data signal
US5404457A (en) Apparatus for managing system interrupt operations in a computing system
US5051619A (en) Predrive circuit having level sensing control
JP2867649B2 (en) Electronic equipment connection device
KR0157736B1 (en) Bidirectional bus interface switching device and data transmission system
JP2563565B2 (en) Reset control circuit for microcomputer
US5675270A (en) Data line with dynamic pull-up circuit

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121022

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20131017

Year of fee payment: 17

EXPY Expiration of term