KR970010044B1 - Method and apparatus for motion vector estimation in television images - Google Patents

Abstract

내용 없음.No content.

Description

텔레비젼 영상 움직임 벡터 평가 방법 및 장치TV image motion vector evaluation method and apparatus

제1도는 텔레비젼 방식 변환기를 도시한 단순한 개략 블럭도1 is a simple schematic block diagram showing a television system converter

제2도는 제1텔레비젼 방식 변환기를 도시한 블럭도2 is a block diagram showing a first television type converter.

제3도는 제2텔레비젼 방식 변환기를 도시한 블럭도3 is a block diagram showing a second TV type converter.

제4도는 제3도의 방식 변환기를 도시한 일부 상세 블럭도.4 is a more detailed block diagram illustrating the scheme converter of FIG.

제5A도 내지 제5E도는 제4도의 동작을 설명하기 위한 타이밍도.5A to 5E are timing diagrams for explaining the operation of FIG.

제6도는 제2도의 방식 변환기를 도시한 일부 상세 블럭도.FIG. 6 is some detailed block diagram illustrating the modal converter of FIG.

제7a도 내지 제7d도는 제6도의 동작을 설명하기 위한 타이밍도.7A to 7D are timing diagrams for explaining the operation of FIG.

제8도는 제2도의 방식 변환기를 도시한 일부 상세 블럭도.FIG. 8 is some detailed block diagram illustrating the scheme converter of FIG.

제9a도는 내지 제9h도는 제8도의 동작을 설명하기 위한 타이밍도.9A to 9H are timing charts for explaining the operation of FIG.

제10도는 제2도의 방식 변환기를 도시한 일부 상세 블럭도.FIG. 10 is some detailed block diagram illustrating the modal converter of FIG.

제11도는 제2도의 방식 변환기를 도시한 일부 상세 블럭도.11 is a partial detailed block diagram illustrating the modal converter of FIG.

제12도는 제11도의 일부를 도시한 상세 블록도.FIG. 12 is a detailed block diagram of a portion of FIG. 11. FIG.

제13도는 제12도의 동작을 설명하기 위한 타이밍도.13 is a timing diagram for explaining the operation of FIG.

제14도는 제2도의 방식 변환기를 도시한 일부 상세 블럭도.14 shows some detailed block diagrams of the modal converter of FIG.

제15도는 제14도의 동작을 설명하기 위한 흐름도.FIG. 15 is a flow chart for explaining the operation of FIG.

제16도는 제14도의 일부를 도시한 상세 블록도.16 is a detailed block diagram of a portion of FIG. 14;

제17도는 제2도의 방식 변환기를 도시한 일부 상세 블록도.17 shows some detailed block diagrams of the modal converter of FIG.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 보간기 2 : 움직임 분석기1: interpolator 2: motion analyzer

31 : 디멀티플렉서 32 : 제어기31 demultiplexer 32 controller

본 발명은 텔레비젼 영상의 움직임 벡터 평가(motion vector estimation)방법 및 장치에 관한 것으로, 특히 텔레비젼 방식 변환기 및 저속 움직임 처리기(slow motion processors)에 사용될 수 있는 움직임 벡터 평가 방법 및 장치에 관한 것이며, 그 움직임 벡터 평가 방법 및 장치는 그러한 방식 변환기 및 처리기에만 한정하지 않고 폭넓게 사용될 수 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method and apparatus for motion vector estimation of television images, and more particularly, to a method and apparatus for motion vector estimation that can be used in television system converters and slow motion processors. Vector evaluation methods and apparatus can be widely used without being limited to such modal converters and processors.

텔레비젼 프로그램을 각각의 나라에서 교환하기 위해서는 각각의 국가에서 채용되고 있는 텔레비젼 방식이 상이하기 때문에, 방식 변환기를 필요로 하고 있다. 예를 들면, 영국에서는 초당 50필드 625-라인의 PAL 방식을 채용하고 있고, 미국에서는 초당 60필드 525-라인의 NTSC 방식을 채용하고 있다.In order to exchange television programs in each country, a system converter is required because the television systems employed in each country are different. For example, the UK employs a 50-field 625-line PAL scheme per second, while the United States employs a 60-field 525-line NTSC scheme per second.

이로 인해, 많은 다른 방식 변화기가 지금까지 제안되고 있다. 그중 가장 잘 알려진 것은 영국 방송 협회(British Broadcasting Corporation)에 의해 개발된 ACE(개선 변환 장치:Advanced Coversion Equipment)이다. 기본적으로, 이 ACE는 입력 디지털 텔레비젼 신호를 한 라인씩 처리하여, 출력 디지탈 텔레비젼 4개의 연속된 수평 주사선을 사용하여 공간적 뿐만 아니라, 입력 텔레비젼 신호의 4개의 연속 필드를 사용하여 시간적으로도 행해진다. 따라서, 출력 텔레비젼 신호의 각각의 라인은 입력 텔레비젼 신호의 16라인으로부터의 각각의 샘플을 각각의 가중 계수와 승산하여 얻어진다.Because of this, many different modalities have been proposed so far. The best known among them is the ACE (Advanced Coversion Equipment) developed by the British Broadcasting Corporation. Basically, this ACE processes the input digital television signal line by line and is done spatially as well as temporally using four consecutive fields of the input television signal, using four consecutive horizontal scan lines of the output digital television. Thus, each line of the output television signal is obtained by multiplying each sample from 16 lines of the input television signal by a respective weighting factor.

ACE에 대한 보다 상세한 설명은 영국 특허 명세서 제 GB-A-2 059 712호와, 1982년 1월/2월, '텔레비젼 잡지(Television)'(로얄 텔레비젼 협회의 기관지)(the journal of the Royal Television Society)의 11페이지 내지 13페이지, R,N.Robinson 및 G.J.Cooper에 의한 '80년대의 4-필드 디자탈 방식 변환기'에 기재되어 있다.A more detailed description of ACE can be found in British Patent Specification GB-A-2 059 712, as well as in January / February 1982, 'Television' (the Journal of the Royal Television Association). Society, page 11-13, R, N. Robinson and GJCooper, Four Field Digital Converters of the '80s.

ACE는 양호한 결과를 제공하지만, 그 장치가 매우 크게 되는 문제가 있다. 이러한 문제를 해결하기 위해, 본 출원인은 임의 방식의 입력 디자탈 텔레비젼 신호를 수신하고, 이 입력 디자탈 텔레비젼 신호의 4개의 연속 필드 각각으로부터의 4개의 연속 라인으로 구성된 16라인의 배열을 생성하고, 3개의 필드 기억 소자 (three field stores)와 4개의 4-라인 기억 소자(four 4-line stores)를 포함하는 텔레비젼 방식 변환기를 이전에 제한하였다. 한 가중 계수(weighting coefficient) 기억 소자는 16개의 가중 계수 셋트를 기억하고, 각각의 가중 계수 셋트는 입력 텔레비젼 신호의 16개의 라인에 관련되어, 상이한 방식의 출력 디자탈 텔레비젼 신호의 각각의 라인의 시간 및 공간적 위치에 모두 대응한다. 그래서, 두개의 보간 필터는 입력 텔레비젼 신호의 16개의 라인의 각각으로부터 상응하는 샘플 값을 가중 계수의 셋트의 각각의 가중계수와 승산하고, 얻어진 승산된 값을 합산하여 보간 샘플 값을 형성하는 것에 의해 한 라인씩 출력 텔레비젼 신호를 생성한다. 또한, 4개의 출력 필드 기억 소자는 생성된 출력 텔레비젼 신호 라인을 수신하여 기억한다. 출력 텔레비젼 신호의 수가 입력 텔레비젼 신호보다 많은 라인을 가질때 생성되는 부가 라인을 기억하기 위해, 보간 필터 내의 하나와 출력 필드 기억 소자 사이에 45라인 기억 소자가 삽입된다. 보다 상세한 설명은 영국 특허 명세서 제GB-A-2 140 644호에 기재되어 있다.ACE gives good results, but the problem is that the device becomes very large. In order to solve this problem, the Applicant receives an input digital television signal in any manner, generates an array of 16 lines consisting of four continuous lines from each of four consecutive fields of the input digital television signal, Previously, television type converters including three field stores and four four-line stores have been previously limited. One weighting coefficient storage element stores 16 sets of weighting coefficients, each set of weighting coefficients associated with 16 lines of the input television signal, the time of each line of the output digital television signal in a different manner. And spatial location. Thus, the two interpolation filters multiply corresponding sample values from each of the sixteen lines of the input television signal by respective weighting coefficients of the set of weighting coefficients, and add the obtained multiplied values to form interpolated sample values. Generates an output television signal line by line. In addition, the four output field storage elements receive and store the generated output television signal lines. A 45-line memory element is inserted between one in the interpolation filter and the output field memory element to store additional lines generated when the number of output television signals has more lines than the input television signal. A more detailed description is given in GB-A-2 140 644.

이와 같은 수직 및 시간적 보간 기술을 이용하는 방식 변환기의 동작은 영상이 생성되는 불명표한 화상 사이의 절충안을 나타내는데, 즉, 양호한 움직임 묘사(motion portrayal) 및 수직 해상도를 유지하지만 '이상 진동(judder)'의 대가를 치르게 된다. 전자는 에일리어스 효과(alias effects)를 방해하는 것을 방지하기 위하여 필터의 후처리의 결과이고, 후자는 인접한 2차원의 반복 샘플 구조의 침입2(intrusion)의 결과이다.The behavior of a modal converter using this vertical and temporal interpolation technique represents a compromise between the unknown images from which the image is generated, i.e. maintaining a good motion portrayal and vertical resolution but maintaining a 'judder'. There is a price to pay. The former is the result of post-treatment of the filter to prevent interference with alias effects, and the latter is the result of intrusion of adjacent two-dimensional repeating sample structures.

따라서, 본 출원인은 움직임 벡터 평가를 텔레비젼 방식 변환기 또는, 저속 움직임 처리기에 조합하는 것을 제안하였다. 현존하는 대부분의 움직임 벡터 평가 방법이 갖고 있는 문제점은, 그들 이용이 비디오 회의 장면의 응용쪽에만 편중되어 있다는 점인데, 이 경우에, 일반적으로 그 움직임의 주체는 한 사람의 머리 또는, 테이블 주위에 앉아 있는 작은 그룹의 사람의 어깨가 된다. 상기와 같은 장면의 텔레비젼 영상에 있어서는, 예를 들어 경마에서 카메라가 레이스의 선두 말을 추적할 수 있는 방송 텔레비젼 영상에 비해 움직임이 비교적 단순하다. 이러한 상황에 있어서, 예를 들어, 카메라를 상하 좌우로 움직이는 카메라의 패닝(panning)으로 인하여 그 움직임은 복잡해진다. 즉, 배경(background)은 필드 당 8픽셀보다 더 빠른 속도로 움직일 수 있어야 하는 반면에, 전경(foreground)에서는 급속도로 질주하는 최소한 한 마리의 말이 있게 된다. 이것은 움직임 벡터 평가 방법에 있어 이미 이동하고 있는 배경에 대해 상이한 방향으로 움직임이 있는 말들의 다리를 추적할 수 있어야만 한다는 것을 의미한다.Accordingly, the present applicant has proposed combining motion vector evaluation to a television based converter or a slow motion processor. The problem with most existing motion vector evaluation methods is that their use is centered only on the application side of the videoconferencing scene, in which case, in general, the subject of the motion is one head or around a table. Be the shoulder of a small group of people sitting. In a television image of such a scene, the movement is relatively simple, for example, compared to a broadcast television image in which a camera can track the head of a race in horse racing. In this situation, for example, the movement is complicated by the panning of the camera which moves the camera up, down, left and right. In other words, the background must be able to move at speeds faster than 8 pixels per field, while in the foreground there is at least one horse galloping rapidly. This means that the motion vector evaluation method should be able to track the legs of horses that are moving in different directions against the background that is already moving.

본 발명의 목적은 텔레비젼 영상의 움직임 벡터를 위한 개선된 방법을 제공하는 것이다.It is an object of the present invention to provide an improved method for motion vectors of television images.

본 발명의 다른 목적은 텔레비젼 영상의 움직임 벡터 평가를 위한 개선된 장치를 제공하 는 것이다.Another object of the present invention is to provide an improved apparatus for evaluating motion vectors of television images.

본 발명의 또 다른 목적은 개선된 텔레비젼 방식 변환기를 제공하는 것이다.Another object of the present invention is to provide an improved television system converter.

본 발명의 또 다른 목적은 개선된 저속 움직임 처리기를 제공하는 것이다.Another object of the present invention is to provide an improved slow motion processor.

본 발명에 따라, 움직임 벡터 평가를 연속적으로 개선(successive refinement)시키는 블록 정합법(block matching technique)을 이용하여 텔레비젼 화상의 움직임 벡터 평가 방법이 제공된다.According to the present invention, there is provided a motion vector evaluation method of a television picture using a block matching technique that continuously improves the motion vector evaluation.

또한, 본 발명에 따라, 움직임 벡터 평가를 연속적으로 개량하는 블록 정합법을 이용한 텔레비젼 영상 움직임 벡터 평가 장치로, 벡터 필터와 벡터 계산기를 포함하는 장치가 제공된다.According to the present invention, there is also provided an apparatus for evaluating a television image motion vector using a block matching method which continuously improves the motion vector evaluation, the apparatus including a vector filter and a vector calculator.

본 발명의 상기 다른 목적, 특징 및 장점은 첨부된 도면을 참조한 다음 실시예의 상세한 설명으로부터 명백히 된다.Other objects, features and advantages of the present invention will become apparent from the following detailed description of the embodiments with reference to the accompanying drawings.

본 발명을 구성하는 움직임 벡터 평가를 보다 쉽게 이해하기 위하여, 그러한 움직임 벡터 평가를 이용하는 2개의 방식 변환기와 저속 움직임 처리기의 구성 및 동작을 먼저 설명한다. 그 설명하게 될 방식 변환기는 수직 해상도를 유지하면서 필드 사이의 움직임을 보상하므로써 이상 진동(judder)을 제거한다. 실제로 연속 필드 사이의 움직임이 분석된다. 그들 필드는 픽셀 순으로 배열될 수 있기 때문에, 그 필드들은 변환이 일어날 수 있는 정지 화상을 재현한다. 결과적으로, 수직 해상도는 유지될 수 있다.In order to more easily understand the motion vector evaluation constituting the present invention, the configuration and operation of the two way converter and the slow motion processor using such motion vector evaluation will first be described. The way the converter will be explained eliminates judder by compensating for movement between fields while maintaining vertical resolution. In fact, the movement between successive fields is analyzed. Since these fields can be arranged in pixel order, the fields reproduce still images in which conversion can occur. As a result, the vertical resolution can be maintained.

설명하게 될 방식 변환기는 2개의 부분으로 나누어질 수 있다. 제1부분은 수직/시간적인 보간을 행하여 225/60 및 625/50 텔레비젼 방식 사이를 변환시키는 이미 공지된 방식 변환기와 유사하다. 다만, 상기는 수직 해상도가 유지되는 출력을 얻을 수 있지만, 부가적으로 이상 진동을 일으킨다. 그러한 이상 진동을 제거하기 위해, 변환 과정에서 사용되는 입력 디지털 텔레비젼 신호는 4-필드는 방식 변환기의 제2부분을 형성하는 움직임 분석기로부터 발생되는 움직임 벡터의 제어 하에 배열된다.The method to be described The converter can be divided into two parts. The first part is similar to the known method converter which converts between 225/60 and 625/50 television systems by performing vertical / temporal interpolation. However, the above can obtain an output in which the vertical resolution is maintained, but additionally causes abnormal vibration. To eliminate such anomalies, the input digital television signal used in the conversion process is arranged under the control of a motion vector generated from a motion analyzer forming a second part of the way converter.

상기는 제1도의 매우 단순한 블록도에 도시되어 있다. 한 방식의 입력 디자탈 텔레비젼 신호의 비디오 부분, 예를 들면 아날로그 텔레비젼 신호를 13.5MHz로 샘플링하여 얻어 질 수 있는 한 방식의 입력 디자탈 텔레비젼 신호의 비디오 부분은 보간기(1)에 공급되고, 그 보간기로부터 다른 방식의 요구된 출력 텔레비젼 신호의 비디어 부분이 얻어진다. 움직임 분석기(2)는 휘도 비디오를 수신하여 움직임 벡터를 얻어내고, 입력 텔레비젼 신호의 연속 필드 사이의 움직임을 재현하는 테이타를 공급하여 그 보간기(1)의 동작을 제어한다. 보간기(1)는, 예를 들어 상기 언급한 바와 같이 공지된 방식 변환기의 대응하는 부분에 대해 일반적으로 유사한 방법으로 동작한다. 그러나, 움직임 벡터의 제어 하에, 보간에 이용되는 4개의 필드를 배열하는 수단을 포함한다.This is shown in the very simple block diagram of FIG. The video portion of an input digital television signal of one way, for example a video portion of an input digital television signal of one way, which can be obtained by sampling an analog television signal at 13.5 MHz, is supplied to the interpolator 1, and From the interpolator a video portion of the desired output television signal of another manner is obtained. The motion analyzer 2 receives the luminance video to obtain a motion vector, supplies data that reproduces the motion between successive fields of the input television signal, and controls the operation of the interpolator 1. The interpolator 1 operates in a generally similar way to the corresponding part of the known manner converter, for example as mentioned above. However, it includes means for arranging four fields used for interpolation under the control of a motion vector.

4개의 필드의 재배치 결정은 두 스테이지로 실행된다. 제1스테이지는 각각 필드와 관련된 가변 지연 요소(variable delay element)의 어드레스를 변화시켜 가장 인접한 라인 또는, 샘플에 화상을 재배치한다. 제2스테이지는 1라인의 ±1/16 또는, 1샘플의 ±1/8 이내에 수평 및 수직의 양방향으로 재배하는 보간 기술을 사용한다. 비록 움직임이 없다 해도, 상술한 보간 기술 모두는 라인 방식 변환에 이용된다.The relocation decision of the four fields is performed in two stages. The first stage repositions the image on the nearest line or sample by changing the address of the variable delay element associated with the field, respectively. The second stage uses interpolation techniques to cultivate both horizontally and vertically within ± 1/16 of one line or ± 1/8 of one sample. Even if there is no motion, all of the above-described interpolation techniques are used for line-wise conversion.

수직 보간기는 필드 당 4개의 텝(tap)을 가지고, 정지 화상에 대하여 8-텝 수직 필터를 효과적으로 적용시킨다. 8-텝 보간기는 최소의 왜곡으로 양호한 수직 해상도를 유지한다. 수평 보간기에서의 왜곡의 영향은 별로 문제가 되지 않으므로, 비록, 4-텝 수평 필터를 이용될 수 있어도, 2-텝 수평 필터가 이용된다.The vertical interpolator has four taps per field, effectively applying an 8-tap vertical filter to still images. The 8-step interpolator maintains good vertical resolution with minimal distortion. Since the influence of the distortion in the horizontal interpolator is not a problem, a two-step horizontal filter is used even though a four-step horizontal filter can be used.

시간 보간기는 원근 변화(perspecitive changes)의 보간을 가능하게 하는 정상 동작에서, 또는 현저한 움직임 벡터(sensible motion vecytor)가 검출되지 않을 때 이용되는데, 이 경우에 보간기(1)는 화상 재배치가 일어나지 않는 정상 방식 변환 동작으로 복귀해야 한다.The temporal interpolator is used in normal operation to enable interpolation of perspective changes, or when no sensible motion vecytor is detected, in which case the interpolator 1 is free of image relocation. You must return to normal mode conversion.

높은 필드율(rate)에서 낮은 필드율로 변환할 때, 들어오는 필드는 어떠한 움직임 노화(any movement deterioration)없이 자주 보간된 필드가 누락될 수 있도록 보간된다. 상기 모든 보간은 전체 입력 필드율로 행해지고, 시간축 보정기(time base corrector)로 진행하여 출력 방식에 필요한 시간 주기를 통해 발생된 필드를 전개한다.When converting from a high field rate to a low field rate, the incoming field is interpolated so that frequently interpolated fields can be missed without any movement deterioration. All the interpolation is done at full input field rate and proceeds to a time base corrector to develop the fields generated over the time period required for the output scheme.

상기 동작은 525/60에서 625/50으로 변환할 때 필요하게 된다. 그러나, 단지 525-라인만이 입력 신호에 존재하는 경우에 625-라인이 발생되어야 하는 것은 명백하다.This action is necessary when converting from 525/60 to 625/50. However, it is clear that 625-lines should be generated if only 525-lines are present in the input signal.

상기 라인 수의 변환 문제를 극복하기 위하여, 입력측에 제2시간축 보정기가 사용되어 60Hz에서 585라인을 갖는 신호를 발생한다. 585-라인 포맷은 625-라인 포맷 내의 모든 액티브 화상 정보(active picture information)를 포함할 수 있다. 제1시간축 보정기 다음에는 비디오 정보를 갖지 않은 라인이 존재한다. 그 보간기의 기억 소자는 상기 기간 동안에 동결(freeze)되기 때문에, 이전의 출력 라인을 발생하는데 이용된 동일한 라인으로부터 부가적인 보간된 라인을 발생시킬 수 있다. 이러한 처리에 의해 원래의 525-라인으로부터 625-라인을 보간시킬 수 있다.In order to overcome the conversion problem of the number of lines, a second time base corrector is used on the input side to generate a signal having 585 lines at 60 Hz. The 585-line format may include all active picture information in the 625-line format. After the first time base corrector there is a line with no video information. Since the memory element of the interpolator is frozen during this period, it is possible to generate additional interpolated lines from the same line used to generate the previous output line. This process can interpolate the 625-line from the original 525-line.

585/60 포맷을 선택한 이유를 보다 상세히 설명한다. 625-라인의 화상은 각각의 필드에 288개의 액티브 라인을 포함하고, 각각의 수평 라인에 13.5MH의 샘플율의 720샘플을 포함한다. 이하 설명하게 되는 제2도 및 제3도의 텔레비젼 방식 변환기의 회로는 화상임 수평으로 ±24 샘플만큼 시프트시키는 기법을 사용한다. 이 기법은 48샘플의 최소 수평 블랭키을 필요로 한다. 따라서, 한 필드에 필요한 전체 샘플의 위치의 수는 다음과 같다.The reasons for choosing the 585/60 format are explained in more detail. The 625-line picture contains 288 active lines in each field and 720 samples of sample rate of 13.5 MH in each horizontal line. The circuit of the television converters of FIGS. 2 and 3 described below uses a technique of shifting the image horizontally by ± 24 samples. This technique requires a minimum horizontal blanking of 48 samples. Therefore, the number of positions of the entire sample required for one field is as follows.

(720+48)×288=221184.(720 + 48) × 288 = 221184.

여기서, 시스템을 통하여 13.5MHz 클럭을 사용하는데에 큰 장점이 있는데, 이 경우에 60Hz주기(정확하게는 59.94MHz 주기)내의 클럭 사이클의 수는 225225이다.Here, there is a big advantage to using a 13.5MHz clock through the system, in which case the number of clock cycles in the 60Hz period (exactly 59.94MHz period) is 225225.

한 프레임에 576라인의 테이타가 필요한 경우, 수평 샘플 수는 782.03125이다. 이 샘플 수가 필요한 (720+48) 샘플을 충분히 포함하여도, 소수 샘플(fractional sample)은 그 구조가 라인들 사이의 축에 대해 비직교한다는 것을 의미한다. 이것은 방식 변환기의 잔류 부분(rest)의 설계를 상당히 어렵게 하기 때문에, 필요한 라인 수는 576부터 각각의 라인에 존재하는 샘플의 전체 수, 사실상 770까지 점진적으로 증가시킨다.If you need 576 lines of data in one frame, the horizontal sample count is 782.03125. Even if this sample number contains enough (720 + 48) samples, a fractional sample means that the structure is non-orthogonal to the axis between the lines. Since this makes the design of the rest of the method converter quite difficult, the number of lines required increases gradually from 576 to the total number of samples present in each line, in fact 770.

직교 구조를 성취하는 유일한 포맷은 585/60 포맷인데, 이는 또한, 제1필드 내의 4라인, 제2필드 내의 5라인의 이용 가능한 수직 블랭킹과, 50샘플의 수평 블랭킹을 제공한다.The only format that achieves an orthogonal structure is the 585/60 format, which also provides available vertical blanking of 4 lines in the first field, 5 lines in the second field, and 50 samples of horizontal blanking.

후에 설명하는 625/50에서 625/50까지의 저속 움직임 모드에서는, 60Hz 주기 내의 625포맷의 액티브 비디오를 기억할 필요가 없기 때문에, 통상의 625/50 포맷으로 보간 및 다른 처리가 행해진다.In the slow motion mode from 625/50 to 625/50 described later, it is not necessary to store 625 format active video within a 60 Hz period, so that interpolation and other processing are performed in the usual 625/50 format.

낮은 필드율에서 높은 필드율로 변환할 때, 출력 발생율로 비디오 스트림(video steam)을 발생하기 위해 입력 시간축 보정기가 필요하다. 이는 때때로 입력 필드를 반복하여 실행된다. 반복된 필드가 빌생할 때, 모든 보간기 기억 소자는 동경되어야 하기 때문에, 이전 출력 필드를 작성하는데 이용된 동일한 입력필드에 보간이 적용된다.When converting from a low field rate to a high field rate, an input time base corrector is needed to generate a video stream at the output rate. This is sometimes done by repeating the input fields. When the repeated field is empty, interpolation is applied to the same input field used to create the previous output field, since all interpolator memory elements must be longed for.

상기 기법이 이용되지 않는다면, 미싱 필드(missing field)를 작성하기 위해 두 설정의 보간기 및 이동 검출기가 필요하게 된다.If the above technique is not used, two settings of interpolator and moving detector are required to create the missing field.

상술한 동작은 초당 50필드 625라인에서 초당 60필드 525라인으로 변환할 때 실행된다. 초당 60필드의 주기 동안에 625-라인이 존재할 수 있도록 하기 위해, 585/60의 중간 포맷이 채택될 필요가 있다. 이 과정에서, 보간된 라인의 약간은 필요치 않게 되어, 단지 525-라인만이 원래의 625-라인으로부터 발생되어야 한다. 그러므로, 출력에 최종 525/60 포맷을 작성하기 위해 시간축 변환기가 필요하게 된다.The above operation is executed when converting from 50 fields 625 lines per second to 60 fields 525 lines per second. In order to be able to have 625 lines in a period of 60 fields per second, an intermediate format of 585/60 needs to be adopted. In this process, some of the interpolated lines are not needed, so only 525-lines should be generated from the original 625-lines. Therefore, a time base converter is needed to write the final 525/60 format to the output.

필요한 보간 량은 입력 및 출력 동기 펄스 위상을 비교하여 결정된다.The amount of interpolation required is determined by comparing the input and output sync pulse phases.

상술한 바와 같은 움직임 분석은 입력 비디오의 휘도에서 실행된다. 채용된 방법은 각각의 픽셀에 대한 단일 움직임 벡터에 도달하기 위해 다수의 스테이지를 포함한다. 수평으로 ±24픽셀과 수직으로 +8(필드율)의 범위 내에서 움직임이 검출된다.Motion analysis as described above is performed at the luminance of the input video. The method employed includes multiple stages to reach a single motion vector for each pixel. Motion is detected within a range of ± 24 pixels horizontally and +8 (field rate) vertically.

제1스테이지에서, 수평으로 16샘플과 수직으로 8라인 간격을 유지하는 스크린 상의 점의 화상 움직임은 블록 정합법을 사용하여 결정된다. 한 필드의 원래의 움직임 벡터는 매 16번째 샘플과 매 8번째 라인마다 계산된다. 이들 점의 각각은 검색 블록의 중심에 있다. 개념적으로, 각각의 브럭은 검색 블록의 영역에 걸쳐 두 필드 사이의 차이의 합산을 발생할 때마다 다음 필드에서 수평으로 ±24샘플 및 수직으로 +8 및 -8샘플 주사된다. 최소의 전체 차이는 그 점에서의 대상물이 어느 방행으로 이동하는가를 나타낸다.In the first stage, the image movement of a point on the screen keeping horizontally 16 samples and 8 lines vertically is determined using the block matching method. The original motion vector of one field is calculated every 16th sample and every 8th line. Each of these points is at the center of the search block. Conceptually, each block is scanned ± 24 samples horizontally and +8 and -8 samples vertically in the next field whenever a summation of the difference between the two fields occurs across the area of the search block. The minimum overall difference indicates in which direction the object moves at that point.

실제로, 상술한 기법은 필요한 하드웨어의 량과 복잡성을 현저히 감소시키는 각각의 단계에 적용된다.Indeed, the techniques described above apply to each step, which significantly reduces the amount and complexity of hardware required.

단계(1)Step (1)

블록의 중심 위치, 16샘플의 좌측 위치와, 16샘플의 우측 위치의 세 위치에서의 최소 차이를 검사한다.The minimum difference between the three positions of the center position of the block, the left position of 16 samples, and the right position of 16 samples is examined.

단계(2); 상기 표시된 점으로부터 개시한다.Step (2); It starts from the point marked above.

8샘플 또는 라인의 스텝으로 상기 개시점 주위의 대칭 분포된 9 위치에서의 최소 차이를 검사한다.Steps of 8 samples or lines are used to examine the minimum difference at 9 positions symmetrically distributed around the starting point.

단계(3); 상기 표시된 점으로부터 개시한다.Step (3); It starts from the point marked above.

4샘플 또는 라인의 스텝으로 상기 개시점 주위에 대칭 분포된 9개의 위치의 최소 차이를 검사한다.The minimum difference of nine positions symmetrically distributed around the starting point is examined in four samples or steps of line.

단계(4); 상기 표시된 점으로부터 개시한다.Step (4); It starts from the point marked above.

2샘플 또는 라인의 스텝으로 상기 개시점 주위에 대칭 분포된 9개의 위치의 최소 차이를 검사한다.The minimum difference of nine positions symmetrically distributed around the starting point is examined in two samples or steps of line.

단계(5); 상기 표시된 점으로부터 개시한다.Step (5); It starts from the point marked above.

1샘플 또는 라인의 스텝으로 상기 개시점 주위에 대칭 분포된 9개의 위치의 최소 차이를 검사한다.The minimum difference of nine positions symmetrically distributed around the starting point is examined in one sample or step of line.

단계(6)Step (6)

단계(5) 이후에, 대상물의 움직임은 가장 가까운 픽셀에 대하여 검출된다. 제6단계를 부가함으로써, 더욱 정확한 벡터 값이 얻어질 수 있다. 이 제6단계에서는 단계(5)에 의해 표시된 최종 위치에 생성된 차이는 상하 2개의 차와 비교되어 수직 벡터 값을 조정하고, 좌우의 2개의 차와 비교되어 수평 벡터 값을 조정한다.After step 5, the movement of the object is detected relative to the nearest pixel. By adding a sixth step, a more accurate vector value can be obtained. In this sixth step, the difference generated at the final position indicated by step (5) is compared with the two upper and lower differences to adjust the vertical vector value, and compared with the two left and right differences to adjust the horizontal vector value.

상술한 기법에 의해 기준 검색 블럭과 다음 필드(검색 위치)의 동일한 비디오 테이타 사이의 상관(correlation)을 얻을 수 있다. 단계(5)에서, 실제 움직임은 검출된 것보다 다소 1/2 픽셀일 수 있지만, 비록 정확한 상관이 얻어질 수 없더라도, 그 점에서 최상의 상관을 발생하는 것이 필요하다. 그 최상의 상관 발생을 확실히 보장하기 위하여, 1/2 나이퀴스트 주파수(Nyquist frequency)에서 +6dB 감쇄의 가우스 필터(gaussian filter)에 의해 화상을 수직 및 수평 방향으로 모두 필터될 수 있다.By the above-described technique, a correlation between a reference search block and the same video data of the next field (search position) can be obtained. In step 5, the actual motion may be somewhat 1/2 pixel than that detected, although it is necessary to generate the best correlation at that point, even if the exact correlation cannot be obtained. To ensure that the best correlation occurs, the image can be filtered both vertically and horizontally by a Gaussian filter with a +6 dB attenuation at 1/2 Nyquist frequency.

유사하게, 단계(4)에서는 1/4 나이퀴스트 주파수에서 6dB 감쇄로 화상이 필터될 수 있고, 이는 검출에 있어 1픽셀 에러를 허용한다.Similarly, in step 4 the image can be filtered with 6 dB attenuation at 1/4 Nyquist frequency, which allows 1 pixel error in detection.

단계(3)에서는 1/8 나이퀴스트 주파수에서 6dB 감쇄로 필터되어 2픽셀 에러를 허용하는 화상을 사용한다.Step 3 uses an image that is filtered with 6 dB attenuation at the 1/8 Nyquist frequency to allow for 2 pixel errors.

단계(2)에서는 1/16 나이퀴스트 주파수에서 6dB 감쇄로 필터되어 4픽셀 에러를 허용하는 화상을 사용한다.Step 2 uses an image that is filtered with a 6 dB attenuation at 1/16 Nyquist frequency to allow for 4 pixel errors.

최종적으로 단계(1)에서는 1/32 나이퀴스트 주파수에서 6dB 감쇄로 필터되어 8픽셀 에러를 허용하는 화상을 이용한다. 또한, 화상이 단계(1,2,3 및 4)동안 크게 필터되기 때문에, 샘플 수를 감소시킬 수 있는데, 예를 들면 절반으로 감소시킬 수 있고, 더욱이, 필요한 하드웨어의 량과 계산하는 수를 크게 감소시킨다.Finally, step (1) uses an image that is filtered with 6 dB attenuation at 1/32 Nyquist frequency to allow 8 pixel errors. Also, since the image is largely filtered during steps 1, 2, 3 and 4, the number of samples can be reduced, for example in half, and furthermore, the amount of hardware required and the number of calculations are greatly increased. Decrease.

효과적인 검색 블록 사이즈는 높이가 16라인이고 길이가 48샘플이 된다. 큰 평면 영역의 움직임을 정확하게 검출하기 위해시는 보다 넣은 검색 블록이 필요하다. 평면 영역의 중앙 부분은 그들 점에서의 픽셀값이 한 필드에서 다음 필드로 변화하지 않기 때문에 중요하지 않지만, 그 대상물의 엣지(edges)는 명백히 중요하다. 만약, 움직임 검출이 수평으로 ±24샘플과 수직으로 ±8라인으로 제한된다면, 상기 사이즈의 블록은 정확한 움직임 검출을 보장하는 최소 사이즈가 된다.An effective search block size is 16 lines high and 48 samples long. In order to accurately detect the motion of a large plane area, a more inserted search block is needed. The central part of the planar area is not important because the pixel values at those points do not change from one field to the next, but the edges of the object are obviously important. If motion detection is limited to ± 24 samples horizontally and ± 8 lines vertically, the block of this size is the minimum size that ensures accurate motion detection.

방식 변환기에 있어서, 변환 모드에 따라, 움직임 분석기(2)에 입력되는 휘도 비디오는 초당 60필드 585라인의 다양한 형태로 되어 있다. 이는 525입력에 대한 반복 라인 또는 625입력에 대해 반복 필드로 될 수 있다. 또한, 그 입력은 두개의 필드 극성을 포함한다. 제1과정은 데이터의 연속성과 움직임 평가 처리의 단일 필드 극성을 보장하는 것이다. 이는 벡터 인터페이스에 의해 입력 데이터의 보간을 실행하여, 연속적인 움직임 검출/상관을 보조하기 위해 연속성 및 수평으로의 필터 작용을 유지하는 것이다.In the type converter, depending on the conversion mode, the luminance video input to the motion analyzer 2 is in various forms of 60 fields and 585 lines per second. This can be a repeating line for 525 inputs or a repeating field for 625 inputs. The input also includes two field polarities. The first process is to ensure the continuity of the data and the single field polarity of the motion estimation process. This is to perform interpolation of the input data by the vector interface to maintain continuity and horizontal filter action to assist continuous motion detection / correlation.

상기 회로로부터 분리된 출력은 움직임 평가 벡터 필터 움직임 검출 필드 기억 소자/벡터 선택기로 통과하게 된다. 벡터 인터페이스의 출력은, 상기 설명한 것 처럼, 공간적으로 연속성인 단일 필드 극성 데이터이다. 필드 기억 소자/벡터 선택기에 대한 출력은 입력 및 출력 모드에 의존한다. 어떤 모드에서는 연속성이고, 다른 모드에서는 반복 라인/필드를 포함한다. 그 벡터 필터 및 벡터 계산기는 상기 설명된 단계들을 실행한다.The output separated from the circuit is passed to a motion estimation vector filter motion detection field storage element / vector selector. The output of the vector interface is spatially continuous single field polarity data, as described above. The output to the field memory element / vector selector depends on the input and output modes. In some modes it is continuity, in others it contains repeating lines / fields. The vector filter and the vector calculator perform the steps described above.

여러 단계들의 처리는 벡터 계산기 및 벡터 처리기에 의해 실행된다. 그 벡터 계산기는 단계(1)내지 단계(5)를 실행하고, 벡터 처리기는 단계(6)를 실행한다. 또한, 벡터 처리기는 움직임 평가의 제2단계를 다음과 같이 실행한다.The processing of the various steps is performed by a vector calculator and a vector processor. The vector calculator executes steps (1) through (5), and the vector processor executes step (6). In addition, the vector processor executes the second step of motion evaluation as follows.

각각의 8×16블럭에 대해, 7개의 움직임 벡터로부터 4개의 움직임 벡터가 선택되고, 7개의 움직임 벡터는 특정 블록에 대해서는 1개의 움직임 벡터와 6개의 가장 인접한 블록 각각에 대해서 6개의 움직임 벡터로 구성된다.For each 8 × 16 block, four motion vectors are selected from seven motion vectors, and the seven motion vectors consist of one motion vector for a particular block and six motion vectors for each of the six nearest blocks. do.

또한, 벡터 처리기는 전체 입력 필드를 통하여 4개의 가장 공통의 움직임 벡터를 결정하는데, 이들은 소위 형식상(modal) 움직임 벡터라 칭한다. 이 형식상의 움직임 벡터는 임의 국부 움직임 벡터를 실제로 계산 할 수 없는 필드의 엣지에 근접한 경계 영역에 주로 이용된다. 또한, 한개 이상의 국부 움직임 벡터가 동일할 경우에, 그들은 형식상의 움직임 벡터로 치환된다.The vector processor also determines the four most common motion vectors through the entire input field, which are called modal motion vectors. This form of motion vector is mainly used for border regions close to the edge of the field where no local motion vector can actually be computed. Also, if more than one local motion vector is the same, they are replaced with a formal motion vector.

움직임 검출의 다음 단계에 있어서, 각각의 픽셀에 대하여, 필드(0)에서 필드(1)에 외삽된 위치(extrapolated positions)사이의 차이를 발생하여 4개의 움직임 벡터가 검사된다. 방식 변환 동안에, 두 필드 사이, 예를 들어, 필드(0)와 필드(1) 사이에 외삽되기 위해 한 필드가 필요하다. 따라서, 두 필드 사이에 발생된 움직임 벡터는 움직임을 가장 잘 재현하는 것으로 고려된다. 그들 두 필드로부터 4개의 움직임 벡터가 이용된다. 정확한 이동 벡터인가를 결정하기 위해서, 필드(0)로부터 한 픽셀과 움직임 벡터를 사용하는 필드(1)의 픽셀을 비교하여, 발생될 픽셀이 필드(0)로부터 시작되고, 그 픽셀이 필드(1)까지 진행되는지를 결정한다. 수학적으로, 만일 위치(x,y,z)가 발생되어야 한다면(여기서, x=수평 위치, y=수직 위치, z=필드(0)와 필드(1) 사이의 시간 위치), 비교를 위해 사용된 픽셀은 다음과 같다. 필드(0)는 z=0일때를 가정하고, 필드(1)는 z=1일 때를 가정한다.In the next step of motion detection, for each pixel, four motion vectors are examined by generating a difference between the extrapolated positions in field 0 to field 1. During modal transformation, one field is needed to extrapolate between two fields, for example between field 0 and field 1. Therefore, the motion vector generated between the two fields is considered to best reproduce the motion. Four motion vectors are used from those two fields. To determine if it is the correct motion vector, one pixel from field 0 is compared with a pixel in field 1 using the motion vector, so that the pixel to be generated starts from field 0, and the pixel is field 1 Decide whether to proceed. Mathematically, if position (x, y, z) should be generated (where x = horizontal position, y = vertical position, z = time position between field (0) and field (1)), use for comparison Pixels are as follows. Assume that field 0 is z = 0, and field 1 is z = 1.

필드(0)에서의 픽셀Pixels in field (0)

x⁰=x-(V_h*z)x ⁰ = x- (V _h * z)

y⁰=y-(V_v*z)y ⁰ = y- (V _v * z)

필드(1)에서의 픽셀Pixels in field (1)

x¹=x+(1-z)V_h x¹ = x + (1-z) V _h

y¹=y+(1-z)V_v y¹ = y + (1-z) V _v

V_h=벡터의 수평 성분V _h = horizontal component of the vector

V_v=벡터의 수직 성분V _v = vertical component of the vector

각각의 움직임 벡터에 대해, 필드(0) 및 필드(1)에서 표시된 픽셀들 사이의 차이의 계수(modulus)를 알 수 있다. 최소의 차이는 제2평가로 정확한 움직임 벡터를 나타낸다고 가정한다. 다수의 움직임 벡터가 매우 유사한 차이를 발생한다면, 그들 움직임 벡터는 필드(-1)와 필드(0) 사이의 비교를 사용하여 다시 검사된다.For each motion vector, the modulus of the difference between the pixels indicated in field 0 and field 1 can be known. The minimum difference is assumed to represent the correct motion vector with the second evaluation. If multiple motion vectors produce very similar differences, those motion vectors are checked again using a comparison between field (-1) and field (0).

필드(-1)에서의 픽셀Pixels in field (-1)

x¹=x+(1+z)V_h x¹ = x + (1 + z) V _h

y¹=y+(1+z)V_v y¹ = y + (1 + z) V _v

제2검사에 의해 발생된 나머지 벡터의 차이의 최소 계수는 가장 정확하게 움직임 벡터를 재현하는 것으로 고려된다.The minimum coefficient of difference of the remaining vectors generated by the second test is considered to reproduce the motion vector most accurately.

다수의 움직임 벡터는 또한 유사한 차이를 갖는다면, 움직임이 없는 것으로 가정하도록 선택된다. 단지 수평 성분만이 변하고 수직 성분은 변하지 않는다면, 수평 성분만이 0으로 설정되고, 수직 성분은 검출된 값을 한다. 수직 성분만이 변할 경우에, 수평 성분은 유지되고, 수직 성분만이 0으로 설정된다. 픽셀 차이가 너무 크게 선택된다면, 전체 움직임 벡터를 양방향으로 0에 설정하도록 선택된다.Multiple motion vectors are also chosen to assume no motion if they have similar differences. If only the horizontal component changes and the vertical component does not change, only the horizontal component is set to zero, and the vertical component does the detected value. If only the vertical component changes, the horizontal component is maintained and only the vertical component is set to zero. If the pixel difference is chosen too large, it is chosen to set the overall motion vector to zero in both directions.

매 픽셀이 움직임 벡터로 할당될 때 최종 단계가 적용된다. 여기서 각각의 픽셀의 움직임은 한 필드에서 다음 필드까지 추적되고, 순환 필터(recursive filter)가 움직임 벡터 값에 적용된다.The final step is applied when every pixel is assigned a motion vector. Here, the motion of each pixel is tracked from one field to the next, and a recursive filter is applied to the motion vector value.

이는 노이즈 및 작은 움직임 평가 에러를 제거하고, 또한, 움직임 벡터의 궤적(trajectory)을 평활한다.This removes noise and small motion estimation errors, and also smoothes the trajectory of the motion vector.

픽셀의 움직임을 추적할 수 있는 방법은 두 가지가 있다.There are two ways to track the movement of the pixel.

제1방법에 있어서는, 필드(t)의 픽셀에 대한 움직임 벡터는 필드(t+1)내의 픽셀을 지적하기 위해 이용된다. 필드(t+1)의 픽셀에 대해 결정된 움직임 벡터는 순환 필터되어, 필드(t+1)의 픽셀에 대한 최종 움직임 벡터를 형성한다.In the first method, the motion vector for the pixel in field t is used to point to the pixel in field t + 1. The motion vector determined for the pixel in field t + 1 is cyclically filtered to form the final motion vector for the pixel in field t + 1.

제2방법에 있어서, 필드(t)의 소정의 픽셀에 대한 움직임 벡터를 이용하여 필드(t-1)의 픽셀을 나타내는 것이다. 그후에, 픽셀로부터의 움직임 벡터는 소정의 픽셀에 대한 움직임 벡터와 함께 순환 필터 처리되어, 필드(t)의 상기 소정의 픽셀에 대한 최종 움직임 벡터를 형성한다.In the second method, the pixel of the field t-1 is represented by using the motion vector for the predetermined pixel of the field t. Thereafter, the motion vector from the pixel is cyclically filtered along with the motion vector for the given pixel to form the final motion vector for the given pixel of the field t.

상기 제1 및 제2방법중 어는 한 방법에 있어서, 최종 출력은 각각의 픽셀에 대한 움직임 벡터인데, 이는 움직임 분석기(2)로부터 방식 변환 과정에서 사용된 4-필드를 배열하는데, 이용되는 보간기(1)로 통과하게 된다.In one of the first and second methods, the final output is a motion vector for each pixel, which is used to arrange the four-fields used in the method transformation process from the motion analyzer (2). Pass in (1).

초당 50필드 625-라인의 입력 디지털 텔레비젼 신호를 초당 60필드 525라인의 출력 디지털 텔레비젼 신호로 변환시키는 제1방식 변환기는 제2도의 상세 블록도에 도시되어 있다.A first mode converter for converting an input digital television signal of 50 fields 625-line per second into an output digital television signal of 60 fields 525 lines per second is shown in the detailed block diagram of FIG.

초당 50-필드와 13.MHz의 샘플율의 입력 비디오, 즉 CCIR 601데이타는 디멀티플렉서(31)에 공급되고, 그 디멀티플렉서(31)는 그 데이타를 휘도 성분(Y), 동기화 신호(SYNC) 및 색도 성분(UV)으로 분리한다. 그 휘도성분(Y)은 4-필드 색도 시간축 보정기(TBC)(11C)에 공급된다. 그 동기화 신호(SYNC)는 외부 입력으로부터의 입력 필드 극성 신호와, 다른 외부 입력으로부터의 출력 필드 동기 기준 신호와 함께 제어기(32)에 공급된다. 시간축 보정기(TBC)(11Y 및 11C)에 공급된다. 그 동기화 신호(SYNC)는 외부 입력으로부터의 입력 필드 극성 신호와, 다른 외부 입력으로부터의 출력 필드 동기 기준 신호와 함께 제어기(32)에 공급된다. 시간축 보정기(TBC)(11Y 및 11C)는 필드를 반복하여, 그 결과의 출력은 초당 60-필드의 평활 움직임이 관찰되도록 시동기 펄스로부터 발생된다. 또한 동기화 펄스의 비교하면 초당 60-필드의 평활 움직이 관찰되도록 시간축 보정기(TBC)(11Y 및 11C)의 출력에 필요한 시간 보간 량을 나타내는 시간 오프셋 값(temporal off set figure)을 얻는다.Input video at 50-fields per second and a sample rate of 13. MHz, i.e., CCIR 601 data, is fed to a demultiplexer 31, which decodes the data into a luminance component (Y), a synchronization signal (SYNC) and chromaticity. Separate by component (UV). The luminance component Y is supplied to a four-field chromaticity time base corrector (TBC) 11C. The synchronization signal SYNC is supplied to the controller 32 with an input field polarity signal from an external input and an output field synchronization reference signal from another external input. It is supplied to the time base corrector (TBC) 11Y and 11C. The synchronization signal SYNC is supplied to the controller 32 with an input field polarity signal from an external input and an output field synchronization reference signal from another external input. The time base correctors (TBCs) 11Y and 11C repeat the fields so that the resulting output is generated from the starter pulses such that a 60-field smooth motion per second is observed. The comparison of the synchronization pulses also yields a temporal off set figure representing the amount of time interpolation required for the output of the time base correctors (TBCs) 11Y and 11C so that 60-field smooth motion per second is observed.

상기 방법으로 초당 50-필드에서 초당60-필드로 변환할 때, 625의 라인 변환이 필요하게 된다. 그러므로, 그들을 전체 이용하여 보간 라인을 형성하기 위해 초당 60-필드로 원래의 625-라인의 정보를 유지하는 것이 필요하다.When converting from 50-fields per second to 60-fields per second in this manner, a line conversion of 625 is required. Therefore, it is necessary to keep the original 625-line information at 60-fields per second to form interpolation lines using them all.

방식 변환기는 초당 60필드로 초당 50-필드 신호의 액티브 수직 정보를 모두 포함할 수 있는 중간 방식을 사용한다. 또한, 그 중간 방식은 원래의 13.5MHz 샘플울을 이용하여 한 라인씩 직교하여 배열된 액티브 라인 정보 모두를 포함한다.The scheme converter uses an intermediate scheme that can contain both active vertical information of 50-field signals per second at 60 fields per second. The intermediate scheme also includes all of the active line information arranged orthogonally line by line using the original 13.5 MHz sample wool.

사용된 상기 설명한 것과 같은 모든 조건에 만족할 수 있는 중간 방식은 초당 60-필드 585-라인 포맷이다. 13.5MHz로 샘플될 때, 상기 포맷의 각각의 라인은 정확히 770샘플을 갖는다. 따라서, 초당 60-필드 625-라인 포맷의 576엑티브 라인을 포함하는 것은 585라인으로 충분히 될 수 있다. 액티브 라인 폭이 단지 720샘플이 되기 때문에, 여전히 수평 블랭크의 50샘플이 존재한다.An intermediate scheme that can satisfy all the conditions as described above used is the 60-field 585-line format per second. When sampled at 13.5 MHz, each line of the format has exactly 770 samples. Thus, including 576 active lines in a 60-field 625-line format per second may be sufficient to 585 lines. Since the active line width is only 720 samples, there are still 50 samples of horizontal blanks.

휘도 TBC(11Y)로부터의 휘도 데이터(D)는 처리 보상 지연기(17Y)를 통하여 4개의 필드 기억 소자(FS)(12Y,13Y,14Y 및 15Y)를 포함하는 휘도 시간 시프트 레지스터(16Y)에 공급된다. 또한, 휘도 TBC(11Y)시간 동결 신호(F)를 지연기(17Y)를 통해서 시프트 레지스터(16Y)에 공급한다. 색도 TBC(11C)는 색도 데이터(D)를 처리 보상 지연기(17C)를 통하여 4개의 필드 기억 소자(12C,13C,14C 및 15C)를 포함하는 색도시간 시프트 레지스터(16C)에 공급한다. 또한, 색도 TBC(11C)는 지연기(17C)를 통해 시간 동결 신호를 시프트 레지스터(16C)에 공급한다. 각각의 필드 기억 소자(12Y,13Y,14Y, 및 15Y)로부터의 입력을 수신하고, 585-라인 포맷을 얻는 휘도 보간기(1Y)는 시프트 레지스터(16Y)와 관련되어 있다. 휘도 보간기(1Y)의 출력은 2-필드 휘도 TBC(18Y)에 공급된다. 각각의 필드 기억 소자(12C,13C,14C 및 15C)로부터의 입력을 수신하고, 585라인 포맷을 얻는 색도 보간기(1C)는 시프트 레지스터(16C)와 관련되어 있다. 색도 보간기(1C)의 출력은 2-필드 색도 TBC(18C)에 공급된다. TBC(11Y 및 11C)출력이 반복 필드 동안 동결될 때, 시프트 레지스터(16Y 및 16C)도 동결되기 때문에, 4개의 각각의 연속 입력 필드는 시프트 레지스터(16Y 및 16C)에 항상 존재한다. 따라서, 시프트 레지스터(16Y 및 16C)가 이용되어 보간기(1Y 및 1C)에 대하여 시간탭(temporal tape)을 제공한다.The luminance data D from the luminance TBC 11Y is transferred to the luminance time shift register 16Y including four field memory elements FS 12Y, 13Y, 14Y and 15Y through the processing compensation delay 1717. Supplied. Further, the luminance TBC 11Y time freezing signal F is supplied to the shift register 16Y through the delay unit 17Y. Chromaticity TBC 11C supplies chromaticity data D to chromaticity time shift register 16C including four field storage elements 12C, 13C, 14C, and 15C through process compensation delay 17C. In addition, chromaticity TBC 11C supplies a time freeze signal to shift register 16C via delay 17C. A luminance interpolator 1Y that receives inputs from each of the field storage elements 12Y, 13Y, 14Y, and 15Y and obtains a 585-line format is associated with a shift register 16Y. The output of the luminance interpolator 1Y is supplied to the two-field luminance TBC 18Y. A chroma interpolator 1C that receives inputs from each of the field memory elements 12C, 13C, 14C and 15C and obtains a 585 line format is associated with a shift register 16C. The output of the chroma interpolator 1C is supplied to the two-field chromaticity TBC 18C. When the TBC 11Y and 11C outputs are frozen during the repetitive field, since the shift registers 16Y and 16C are also frozen, four respective successive input fields are always present in the shift registers 16Y and 16C. Thus, shift registers 16Y and 16C are used to provide a temporal tape for interpolators 1Y and 1C.

각각의 시간 탭은 움직임 벡터에 따른 위치에 4개의 라인 탭을 발생하기 때문에, 필요한 보간을 실행하기 위하여 2-차원 필터가 사용될 수 있다. 보간된 화상은 576개의 액티브 라인을 포함하기 때문에, 한 필드의 제6라인마다 누락될 때마다 정확한 화상을 얻을 수 있다. 나머지 484 라인은 525-라인 포맷의 액티브 화상 부분을 형성한다. 상기 방법에 있어서 라인을 누락시키기 위해, 보간기(1Y 및 1C)로부터의 출력은 2-필드 TBC(18)에 공급된다. TBC(18Y 및 18C)는 모든 576/2 라인을 기록할 뿐만 아니라 요구된 484/2 라인을 판독하여 필요한 출력 텔레비젼 신호를 제공한다. 휘도 TBC(18Y)와 색도 TBC(18C)의 출력은 멀티플렉서(34)에 공급되는데, 그 멀티플렉서(34)는 휘도 성분(Y) 및 색도 성분(UV)을 다중화 하여 초당 60필드 525-라인의 디지탈 텔레비젼 신호 형태로 출력 CCIR 601 데이타를 제공한다.Since each time tap generates four line taps at positions according to the motion vector, a two-dimensional filter can be used to perform the necessary interpolation. Since the interpolated image includes 576 active lines, an accurate image can be obtained whenever it is missed every sixth line of a field. The remaining 484 lines form the active picture portion of the 525-line format. In order to omit a line in the method, the output from interpolators 1Y and 1C is fed to a two-field TBC 18. TBCs 18Y and 18C not only record all 576/2 lines, but also read the required 484/2 lines to provide the necessary output television signals. The outputs of luminance TBC 18Y and chromaticity TBC 18C are supplied to multiplexer 34, which multiplexes the luminance component (Y) and chroma component (UV) to 60 digital fields of 525-line per second. Provide output CCIR 601 data in the form of a television signal.

제어기(32)는 제어 신호 (C)를 휘도 TBC(11Y) 및 색도TBC(11C)에 공급한다. 또한, 제어기(32)는 제어신호를 TBC(18Y) 및 색도 TBC(18C)에 공급한다. 또한, 보간 제어 신호(IC)를 휘도 보간기(1L) 및 색도 보간기(1C)에 공급한다.The controller 32 supplies the control signal C to the luminance TBC 11Y and the chromaticity TBC 11C. The controller 32 also supplies a control signal to the TBC 18Y and the chromaticity TBC 18C. The interpolation control signal IC is also supplied to the luminance interpolator 1L and the chroma interpolator 1C.

휘도 TBC(11Y)에 의해 공급되는 것처럼, 휘도 데이타만이 제2도의 상부에 도시된 움직임 분석기(2)에 공급되기 때문에, 움직임 벡터가 발생될 수 있다. 사실상, 선택된 시간 동안 움직임 벡터를 처리하기 위하여 TBC(11Y 및 11C)와 시프트 레지스터(16Y 및 16C) 사이에 프레임 지연이 필요하다. 따라서, 시프트 레지스터(16Y 및 16C)의 동결은 1프레임씩 지연되어야 하며, 이들 지연은 지연기(17Y 및 17C)에 의해 제공된다.As only the luminance data is supplied to the motion analyzer 2 shown in the upper part of FIG. 2, as is supplied by the luminance TBC 11Y, a motion vector can be generated. In fact, a frame delay is needed between the TBCs 11Y and 11C and the shift registers 16Y and 16C to process the motion vector for the selected time. Therefore, the freezing of the shift registers 16Y and 16C must be delayed by one frame, and these delays are provided by the delays 17Y and 17C.

움직임 분석기(2)는 벡터 인터페이스(35)를 포함하는데, 그 벡터 인터페이스에는 휘도TBC(11Y)로부터의 휘도 데이타가 공급되면서, 동시에, 제어기(32)로부터의 보간 제어 신호가 공급된다. 벡터 인터페이스(35)는 상술한 움직임 평가를 공동으로 실행하는 벡터 필터(36)와 벡터 계산기(37)에 625-라인으로 보간된 데이타를 공급한다. 벡터 계산기(37)의 출력은 형식상의 움직임 벡터 처리기(38)에 공급되고, 또한, 서브-픽셀 움직임 평가기(39)에도 공급된다. 그 움직임 벡터 처리기(38)는 4개의 출력을, 서브 픽셀 움직임 평가기(39)는 1개의 출력을 움직임 벡터 감소기(40)에 공급하고, 이 움직임 벡터 감소기는 4개의 출력을 벡터선택기(41)에 공급한다.The motion analyzer 2 includes a vector interface 35, to which the luminance data from the luminance TBC 11Y is supplied, while at the same time, the interpolation control signal from the controller 32 is supplied. The vector interface 35 supplies the 625-line interpolated data to the vector filter 36 and the vector calculator 37 which jointly perform the above-described motion evaluation. The output of the vector calculator 37 is supplied to the formal motion vector processor 38 and also to the sub-pixel motion evaluator 39. The motion vector processor 38 supplies four outputs, and the subpixel motion evaluator 39 supplies one output to the motion vector reducer 40, which provides four outputs to the vector selector 41. Supplies).

또한, 벡터 인터페이스(35)는 우수 필드로 보간된 데이타와, 수신된 보간 제어 신호와, 벡터 인터페이스(35)에설 발생된 시간 동결 신호를 처리 보상 지연기(42)에 공급한다. 지연기(42)로부터의 데이타는 3개의 필드 기억 소자(44,45 및 46)를 포함하는 시간 시프트 레지스터(43)에 공급되고, 상기 기억 소자들은 벡터 선택기(41)에 각각의 데이타 출력을 공급한다. 지연기(42)는 벡터 선택기(41)에 보간 제어 신호를 공급하고, 그 벡터 선택기는 순환 움직임 벡터 필터(47)에 선택된 움직임 벡터를 공급하고, 움직임 벡터 필터의 출력인 움직임 벡터 데이타는 휘도 보간기(1Y) 및 색동 보간기(1C)에 공급된다.In addition, the vector interface 35 supplies the interpolation control signal received in the even field, the received interpolation control signal, and the time freeze signal generated at the vector interface 35 to the processing compensation delay unit 42. The data from the delayer 42 is supplied to a time shift register 43 comprising three field storage elements 44, 45 and 46, which supply each data output to the vector selector 41. do. The delay unit 42 supplies an interpolation control signal to the vector selector 41, and the vector selector supplies the selected motion vector to the cyclic motion vector filter 47, and the motion vector data output from the motion vector filter is luminance interpolated. Supplied to the machine 1Y and the chromatic interpolator 1C.

움직임 분석기(2)가 움직임 벡터 데이타를 얻는 방법은 상기에 상세히 설명하였고, 이하에 보다 상세히 설명하겠지만, 요소(35 내지 43 및, 47)의 동작을 간단히 설명한다.The method by which the motion analyzer 2 obtains the motion vector data has been described in detail above, and will be described in more detail below, but briefly describes the operation of the elements 35 to 43 and 47.

벡터 인터페이스(35)는 휘도 TBC(11Y)로부터 휘도 데이타를 수신하고, 제어기(32)로부터 보간 제어 신호를 수신한다. 이것는 585/60 포맷으로 통상 포함된 625-라인 데이타를 벡터 필터(36)에 공급한다. 또한, 벡터 인터페이스는 지연기(42)에 데이타를 공급한다. 이들 데이타는 필요한 출력과 같은 동일한 라인 방식인 화상을 포함해야 하고, 또한, 585/60 포맷 내에 통상 포함된다. 보간된 데이타의 각각의 필드는 또한 우수로 구성된다.The vector interface 35 receives the luminance data from the luminance TBC 11Y, and receives the interpolation control signal from the controller 32. This feeds the vector filter 36 with 625-line data typically included in the 585/60 format. The vector interface also supplies data to the delay 42. These data should include images that are in the same line fashion as the required output and are also typically included within the 585/60 format. Each field of interpolated data is also composed of stormwater.

벡터 필터(36)는 움직임 검출의 상기 단계(1) 내지 단계(5)에 필요한 필터 처리된 화상 데이타를 발생한다. 필터 처리된 화상 데이타는 샘플 감쇄된 형태로 벡터 계산기(37)에 공급된다.The vector filter 36 generates the filtered image data necessary for the above steps (1) to (5) of motion detection. The filtered image data is supplied to the vector calculator 37 in a sample attenuated form.

벡터 계산기(37)는 움직임 검출의 상기 단계(1) 내지 단계(5)에 기술된 알고리즘(algorithm)을 사용하여 벡터 필터(36)로부터 필터 처리 및 샘플 감쇄된 데이타로 동작한다. 이러한 과정은 픽셀/라인 해상도 이하가 되는 움직임에 대해 필수적으로 2-차원 2진 검색된다. 각 필드에 대해, 1200 움직임 벡터가 발생되어 형식상 벡터 처리기(38) 및 서브-픽셀 움직임 평가기(39)에 모두 공급된다. 또한 상기 단계(5)에서 계산된 것과 같은 가중 절대 차이(weighted absolute difference)(WAD) 값을 서브-픽셀 움직임 평가기(39)에 공급한다. WAD 계산의 상세한 설명은 1985년 4월, Proceeding of th IEEE, Musmann et al, 'Advnces in Picture Coding'을 참조한다. 움직임 검출의 상기 단계(5)에서 최소의 특정 WAD 값은 가치의 정도 지수(a figure of merit)(FOM)를 제공한다.The vector calculator 37 operates with filter processing and sample attenuated data from the vector filter 36 using the algorithm described in steps (1) to (5) of motion detection. This process is essentially two-dimensional binary search for motions that are below pixel / line resolution. For each field, 1200 motion vectors are generated and fed to both formally vector processor 38 and sub-pixel motion estimator 39. It also supplies a weighted absolute difference (WAD) value as calculated in step 5 above to the sub-pixel motion estimator 39. For a detailed description of WAD calculations, see April 1985, Proceedings of the IEEE, Musmann et al, 'Advnces in Picture Coding'. The minimum specific WAD value in said step 5 of motion detection provides a figure of merit (FOM).

벡터 처리기(38)는 각각의 필드에서 검출된 4개의 최상의 공통 움직임 벡터를 계산하여 이를 벡터 감소기(40)에 공급한다.The vector processor 38 calculates the four best common motion vectors detected in each field and supplies them to the vector reducer 40.

서브-픽셀 움직임 평가기(39)는 벡터 계산기(37)로부터 주위의 WAD 값과 함께 움직임 벡터를 수신한다. 그로 인해, 움직임 벡터 값에 부가되는 서브-픽셀 움직임을 평가한다. 각각의 움직임 벡터에 의해서 그에 대응하는 최종 WAD 값을 벡터 감소기(40)에 공급한다.The sub-pixel motion evaluator 39 receives the motion vector along with the surrounding WAD values from the vector calculator 37. Therefore, the sub-pixel motion added to the motion vector value is evaluated. Each motion vector supplies the corresponding final WAD value to the vector reducer 40.

벡터 감소기(40)는 움직임 벡터를 벡터 처리기(38) 및 서브-픽셀 움직임 평가기(39)로부터 수신한다. 서브-픽셀 움직임 평가기(39)로부터의 각각의 움직임 벡터에 대해 가장 근접한 6개의 움직임 벡터가 그룹화된다. 그후에 각각의 움직임 벡터에 대하여 11개가 선택된다. 그 감소 과정은 벡터 선택기(41)에 공급하기 위하여 11개에서 4개의 움직임 벡터를 선택한다.The vector reducer 40 receives the motion vector from the vector processor 38 and the sub-pixel motion evaluator 39. The six nearest motion vectors are grouped for each motion vector from the sub-pixel motion estimator 39. Thereafter, 11 are selected for each motion vector. The reduction process selects eleven to four motion vectors to feed to the vector selector 41.

벡터 감소기(40)는 화상의 8라인 블럭에 의해 각가 16픽셀에 대하여 4개의 대표적인 움직임 벡터를 벡터 선택기(41)에 공급한다. 3개 필드의 픽셀을 비교하여, 벡터 선택기(41)는 화상의 각각의 픽셀에 대한 단일 최상의 움직임 벡터를 선택한다. 선택된 움직임 벡터는 움직임 벡터 필터(47)에 공급된다.The vector reducer 40 supplies the vector selector 41 with four representative motion vectors for each 16 pixels by 8 line blocks of the picture. By comparing the pixels of the three fields, the vector selector 41 selects a single best motion vector for each pixel of the picture. The selected motion vector is supplied to the motion vector filter 47.

지연기(42)는 1프레임의 21라인만큼 데이타를 지연시켜, 시스템의 다른 지연을 보상한다.Delay 42 delays the data by 21 lines of one frame, compensating for other delays in the system.

시간 시프트 레지스터(43)는 벡터 선택기(41)에 의해 사용되는 3필드의 데이타를 보유하고, 그 데이타를 벡터 선택기(41)에 공급한다.The time shift register 43 holds three fields of data used by the vector selector 41 and supplies the data to the vector selector 41.

움직임 벡터 필터(47)는 움직임 벡터를 한 필드로부터 다른 필드까지 추적하여, 다른 필드에서 움직임 벡터를 조합시키므로써 움직임 벡터에 약간의 필터 처리를 적용하고, 그로 인해 움직임 검출 에러를 감소시킨다. 움직임 벡터 필터(47)의 출력은 휘도 및 색도 보간기(1Y 및 1C)에 공급되어 필드 데이타의 배열을 제어한다.The motion vector filter 47 tracks the motion vector from one field to the other, applying some filtering processing to the motion vector by combining the motion vectors in the other field, thereby reducing the motion detection error. The output of the motion vector filter 47 is supplied to the luminance and chroma interpolators 1Y and 1C to control the arrangement of the field data.

실제로, 625/50 또는 525/60 텔레비젼 신호 중 한 신호에 대하여 양호한 움직임 묘사(motion portrayal)를 행하는 저속 움직임 처리기와 같은 동일한 하드웨어가 이용될 수 있다. 그러나, 수직 보간기를 사용하여 라인 수 변환을 실행할 필요는 없다. 모든 경우에 있어서, 제어기(32)는 입력 및 출력 필드 동기화 펄스로부터 입/출력 방식을 식별하여 어떠한 작용이 필요한가를 결정한다. 저속 움직임에서는 입력 필드 극성이 이용된다.Indeed, the same hardware may be used, such as a slow motion processor that performs good motion portrayal for either 625/50 or 525/60 television signals. However, it is not necessary to perform the line number conversion using the vertical interpolator. In all cases, the controller 32 identifies the input / output scheme from the input and output field synchronization pulses to determine what action is required. In slow motion, input field polarity is used.

반면에, 초당 50필드를 초당 60필드로 변환하는 경우에, 때로는 1필드가 반복되고, 저속 움직임에 있어서는 입력 필드가 반복되는 시간과 동일한 회수의 필드가 반복된다. 반복된 필드가 시프트 레지스터(16Y 및 16C)에 기록되지 않기 때문에, 시프트 레지스터(16Y 및 16C)는 다시 개별적으로 연속인 필드를 다시 포함한다. 실제로, 비디오 테이프 레코더가 그 자신의 임의 보간 없이 재생한다면, 원래의 인터레이스 구조가 유지되어 전체 해상도의 화상을 재생시킨다. 필요한 시간 오프셋은 초당 50필드 또는 초당 60필드가 되는 새로운 필드가 수신되는 비율로 실제의 필드율 펄스를 비교함으로써 계산된다.On the other hand, in the case of converting 50 fields per second to 60 fields per second, sometimes one field is repeated, and in the slow motion, the same number of fields are repeated as the time when the input field is repeated. Since the repeated fields are not written to the shift registers 16Y and 16C, the shift registers 16Y and 16C again contain individually consecutive fields. Indeed, if the video tape recorder plays back without any interpolation of its own, the original interlaced structure is maintained to play back the full resolution picture. The required time offset is calculated by comparing the actual field rate pulses at the rate at which 50 fields per second or 60 fields per second are received.

이러한 방법에서 시간 오프셋을 판정하기 위하여, 시스템은 반복적으로 재생되는 필드의 진필드 극성(true field polarity)을 가리키는 이용 가능한 신호가 필요하다. 수직 보간기는 필요한 극성 필드를 출력에 항상 발생한다.In this way, in order to determine the time offset, the system needs an available signal indicating the true field polarity of the field to be reproduced repeatedly. Vertical interpolators always generate the required polarity field at the output.

개념적으로, TBC(11Y 및 11C)는 저속 움직임 동작에 실제로 필요하지 않지만, 그들의 존재로 1프레임 동기화를 용이하게 해주며, 시스템 구성을 간략화 한다.Conceptually, the TBCs 11Y and 11C are not actually required for slow motion operation, but in their presence facilitate one frame synchronization and simplify the system configuration.

초당 60필드 525 - 라인의 입력 디지털 텔레비젼 신호를 초당 50 - 필드 625 - 라인의 출력 디지털 텔레비젼 신호로 변환시키는 제2방식 변환기는 제3도의 블럭도에 상세히 도시되어 있다.A second type converter for converting an input digital television signal of 60 fields 525-lines per second into an output digital television signal of 50 fields 625-lines per second is shown in detail in the block diagram of FIG. 3.

이 경우에, 보간은 모든 입력 데이터가 연속 형태로 이용 가능하게 되는 것이 필요하다. 따라서, 이 경우에, 보간기(1Y 및 1C)앞에서 초당 50 - 필드로 변환시키는 것은 불가능하다. 그러나, 입력 데이터는 단지 484 액티브 라인을 포함하고, 보간기(1Y 및 1C)는 576라인을 발생시켜야만 한다. 따라서, 2 - 필드 TBC(18Y 및 18C)가 방식 변환기의 앞에 설치되어, 484 - 라인을 576라인으로 변환하는데 필요한 시간 슬롯이 제공된다.In this case, interpolation requires that all input data be made available in continuous form. In this case, therefore, it is impossible to convert to 50-fields per second in front of interpolators 1Y and 1C. However, the input data only contains 484 active lines, and the interpolators 1Y and 1C must generate 576 lines. Thus, two-field TBCs 18Y and 18C are installed in front of the scheme converter, providing the time slots necessary to convert the 484-line to 576 lines.

원래의 연속적인 라인 구조는 TBC(18Y 및 18C)에 기록되지만 585라인 방식으로 판독되어, 대략 제6라인마다 블랭크된다. 그 다음에, 보간기(1Y 및 1C)가 이용되어, 블랭크 입력 라인 동안 그것의 라인 기억 소자를 동결시키고 필요한 부가 라인을 출력에 발생시키므로써, 출력 라인율로 연속 화상을 발생시킨다. 따라서, 공간적으로 정확한 화상이 발생된다.The original continuous line structure is written to the TBCs 18Y and 18C but read in a 585 line fashion, blanking approximately every sixth line. Then, interpolators 1Y and 1C are used to freeze its line storage element during the blank input line and generate the necessary additional lines at the output, thereby generating a continuous image at the output line rate. Thus, a spatially accurate image is generated.

비록, 한 필드를 때때로 누락시켜 움직임이 평활되도록 보간이 적용되지만, 제1방식 변환기에서 처럼 필요한 시간 오프셋이 검출 및 적용된다. 초당 60 - 필드를 초당 50 - 필드로의 변환이 성취되도록 필드가 누락된다. 한 필드의 누락은 출력측에 4 - 필드 TBC(11Y 및 11C)를 사용하여 성취된다.Although interpolation is applied so that the motion is smoothed by missing one field from time to time, the necessary time offset is detected and applied as in the first mode converter. Fields are missing such that conversion of 60-fields per second to 50-fields per second is achieved. Omission of one field is achieved by using 4-field TBCs 11Y and 11C on the output side.

따라서, 제2방식 변환기는 제2도에 도시된 제1방식 변환기와 단지 작은 관점에서 다르다. 특히, 휘도 TBC(11Y 및 18Y)는 상호 교환되어 있고, 또한, 색도 TBC(11C 및 18C)는 상호 교환되어 있다. 또한, 시간 동결 신호는 필요치 않다.Thus, the second mode converter is only small in view of the first mode converter shown in FIG. In particular, the luminance TBCs 11Y and 18Y are interchanged, and the chromaticity TBCs 11C and 18C are interchanged. Also, no time freeze signal is needed.

두 경우 모두에 있어서, 제어기(32)는 다음과 같은 여러 기능을 갖는다.In both cases, the controller 32 has several functions as follows.

즉, TBC(11Y, 11C, 18Y 및 18C)의 판독 및 기록을 제어하는 기능; 시간 오프셋 수와, 제1방식 변환기의 경우에 시간 동결 신호를 발생하는 기능과; 수직 보간 제어 신호와 함께 수직 오프셋 수를 발생하는 기능을 갖는다. 상기 기능을 이하에 보다 상세히 기술한다.That is, the function of controlling the reading and writing of the TBCs 11Y, 11C, 18Y and 18C; A time offset number and a function of generating a time freeze signal in the case of a first mode converter; It has the function of generating the vertical offset number together with the vertical interpolation control signal. The function is described in more detail below.

우선, 2 - 필드 휘도 및 색도 TBC(18Y 및 18C)는 매 60Hz 필드의 종료시에 필드 기억 소자 사이를 항상 절환한다. 그러나, 4 - 필드 휘도 및 색도 TBC(11Y 및 11C)의 동작은 동작 모드에 좌우되고, 그들 제어도 또한 시간 오프셋 신호의 발생과 관련된다. 사실상, 휘도 및 색도 TBC(11Y 및 11C)의 제어는 입력 및 출력 필드 동기화 신호로부터 결정된다.First, the 2-field luminance and chromaticity TBCs 18Y and 18C always switch between field storage elements at the end of every 60 Hz field. However, the operation of the four-field luminance and chromaticity TBCs 11Y and 11C depends on the operation mode, and their control is also related to the generation of the time offset signal. In fact, the control of the luminance and chromaticity TBCs 11Y and 11C is determined from the input and output field synchronization signals.

525/60에서 625/50으로 변환 동작의 경우에 시간 오프셋 신호의 발생에 대하여 제4도 및 제5도를 참조하여 설명한다.The generation of the time offset signal in the case of the conversion operation from 525/60 to 625/50 will be described with reference to FIGS. 4 and 5.

제4도에 있어서, 제어기(32)는 라인 카운터(61), 제1래치(62)와, 제2래치(63)를 포함하는 것으로 도시되어 있다. 라인 카운터(61)의 클럭 단자에는 라인 클럭 신호가 공급되고, 라인 카운터(61)의 리셋 단자와 제2래치(63)의 클럭 단자에는 입력 필드 동기화 신호가 공급된다. 출력 필드 동기화 신호는 제1래치(62)의 클럭 단자에 공급된다. 라인 카운터(61)의 출력은 제1래치(62)의 입력에 공급되고, 제1래치의 출력은 제2래치(63)의 입력에 공급되며, 제2래치의 출력은 시간 오프셋 신호로서 휘도 및 색도 시프트 레지스터(11Y, 11C, 18Y 및 18C)에 공급된다.In FIG. 4, the controller 32 is shown to include a line counter 61, a first latch 62, and a second latch 63. The line clock signal is supplied to the clock terminal of the line counter 61, and the input field synchronization signal is supplied to the reset terminal of the line counter 61 and the clock terminal of the second latch 63. The output field synchronization signal is supplied to the clock terminal of the first latch 62. The output of the line counter 61 is supplied to the input of the first latch 62, the output of the first latch is supplied to the input of the second latch 63, and the output of the second latch is a time offset signal as luminance and The chroma shift registers 11Y, 11C, 18Y, and 18C are supplied.

제5A도 및 제5B도에는 입력 및 출력 필드 동기화 신호가 각각 도시되어 있다. 제5C도는 0에서 524까지 각각 카운트하는 라인 카운터(61)의 출력을 도시한다. 제5D도 및 제5E도는 제1 및 제2래치(62 및 63)의 출력을 각각 도시한다. 라인 카운터(61)의 출력을 래치하므로써, 입력 필드 주기의 필요한 비율(proportion)이 결정된다. 시간 시프트값(tn)은 제5A도에 사선으로 도시된 필드가 누락될 때, 여전히 연속된 움직임이 발생되도록 출력 필드가 보간되어야 하는 두 입력 필드 사이의 위치를 나타낸다. 따라서, 제5E도에 사선으로 도시된 시간 오프셋을 사용하는 필드는 누락되는 것 중 하나이다. 이것은 제5A도 및 제5B도를 참조하면 알 수 있듯이, 누락된 필드는 그와 관련된 새로운 시간 시프트를 행하지 않는 필드이다. 누락된 필드(화살표)는 시간 동결 신호에 의해 다음 회로에 표시된다.5A and 5B show input and output field synchronization signals, respectively. 5C shows the output of line counter 61, counting from 0 to 524, respectively. 5D and 5E show the output of the first and second latches 62 and 63, respectively. By latching the output of the line counter 61, the required proportion of the input field period is determined. The time shift value tn indicates the position between the two input fields where the output field should be interpolated so that when the field shown by the oblique line in FIG. 5A is missed, still continuous motion occurs. Therefore, the field using the time offset shown by the oblique line in FIG. 5E is one of missing. As can be seen with reference to Figures 5A and 5B, the missing field is a field that does not make a new time shift associated with it. The missing field (arrow) is indicated in the next circuit by the time freeze signal.

제6도 및 제7도를 참조하여, 625/50에서 525/60으로 변환의 경우에 시간 오프셋 신호의 발생을 설명한다.Referring to Figures 6 and 7, the generation of a time offset signal in the case of the conversion from 625/50 to 525/60 will be described.

제6도에 있어서, 제어기(32)는 라인 카운터(71) 및 래치(72)를 포함하는 것으로 도시되어 있다. 라인 카운터(71)의 클럭 단자에는 라인 클럭 신호가 공급되고, 라인 카운터(71)의 리셋 단자에는 입력 필드 동기화 신호가 공급된다. 출력 필드 동기화 신호는 래치(72)의 클럭 단자에 공급된다. 라인 카운터(71)의 출력은 래치(72)의 입력에 공급되고, 래치의 출력은 시간 오프셋 신호로서 휘도 및 색도 시프트 레지스터(11Y, 11C, 18Y 및 18C)에 각각 공급된다.In FIG. 6, the controller 32 is shown to include a line counter 71 and a latch 72. The line clock signal is supplied to the clock terminal of the line counter 71, and the input field synchronization signal is supplied to the reset terminal of the line counter 71. The output field synchronization signal is supplied to the clock terminal of the latch 72. The output of the line counter 71 is supplied to the input of the latch 72, and the output of the latch is supplied to the luminance and chromaticity shift registers 11Y, 11C, 18Y, and 18C as time offset signals, respectively.

제7A도 및 제7B도에는 입력 및 출력 필드 동기화 신호가 각각 도시되어 있다. 제7C도는 0에서 624까지 반복적으로 카운트하는 라인 카운터(71)의 출력을 도시한다. 제7D도는 래치(72)의 출력을 도시한다. 카운터(71)의 출력을 래치하여, 입력 필드 주기의 필요한 비율이 결정된다. 따라서, 시간 시프트 값(tn)은 사선으로 도시된 필드가 반복되는 경우 여전히 연속되는 움직임이 발생하도록 출력 필드가 보간되어야 하는 두 입력 필드 사이의 위치를 다시 나타낸다. 반복되는 필드는 그와 관련된 두개의 시간 시프트 값을 갖는 필드이다. 반복되는 필드(화살표)는 시간 동결 신호에 의해 다음 회로에 표시된다.7A and 7B show input and output field synchronization signals, respectively. 7C shows the output of line counter 71 repeatedly counting from 0 to 624. 7D shows the output of latch 72. By latching the output of the counter 71, the required ratio of input field periods is determined. Thus, the time shift value tn again indicates the position between the two input fields where the output field should be interpolated so that a continuous movement still occurs when the field shown by the diagonal lines is repeated. The repeated field is a field with two time shift values associated with it. The repeated field (arrow) is indicated in the next circuit by the time freeze signal.

525/60에서 525/60으로 또는 625/50에서 625/50으로의 어느 것이든 저속 움직임의 경우에 시간 오프셋 신호의 발생이 동일함을 제8도 및 제9도를 참조하여 설명한다.Either from 525/60 to 525/60 or from 625/50 to 625/50 the generation of a time offset signal in the case of slow motion is described with reference to FIGS. 8 and 9.

제8도에 있어서, 제어기(32)는 라인 카운터(81), 필드 카운터(82), 제1 내지 제4래치(83 내지 86), 배타-OR 게이트(87)와 스케일러(88)를 포함하는 것으로 도시되어 있다. 제1래치(83)의 클럭 단자, 필드 카운터(82)의 클럭 인에이블 단자 및, 라인 카운터(81)의 제2리셋 단자에는 입력 필드 동기화 신호가 공급된다. 입력 필드 극성 신호는 제1래치(83)에 공급되고, 그로 인해, 제2래치(84)와 게이트(87)의 한 입력에 공급된다. 제2래치(84)의 출력은 게이트(87)의 제2입력에 공급되고, 게이트의 출력은 라인 카운터(81)의 제1리셋 단자, 필드 카운터(82)의 리셋 단자 및, 제3래치(85)의 클럭 단자에 공급되는데, 그 제3래치(85)는 속도 검출 래치를 형성한다. 제2래치(84)의 클럭 단자, 라인 카운터(81)의 클럭 단자 및, 필드 카운터(84)의 각각의 클럭 단자에는 라인 클럭 신호가 공급된다. 라인 카운터(81)의 출력은 스케일러(88)의 입력 단자에 공급되고, 필드 카운터(82)의 출력은 제3래치(85)의 입력과, 스케일러(88)의 오프셋 입력 단자에 공급된다. 출력 필드 동기화 신호는 제4래치(86)의 클럭 단자에 공급된다.제3래치(85)의 출력은 스케일러(88)의 스케일 계수 단자에 공급되고, 그 스케일러의 출력은 제4래치(86)에 공급되고, 제4래치의 출력은 시간 오프셋 신호가 된다.In FIG. 8, the controller 32 includes a line counter 81, a field counter 82, first through fourth latches 83 through 86, an exclusive-OR gate 87 and a scaler 88. It is shown. An input field synchronization signal is supplied to the clock terminal of the first latch 83, the clock enable terminal of the field counter 82, and the second reset terminal of the line counter 81. The input field polarity signal is supplied to the first latch 83, and therefore to one input of the second latch 84 and the gate 87. The output of the second latch 84 is supplied to the second input of the gate 87, and the output of the gate is the first reset terminal of the line counter 81, the reset terminal of the field counter 82, and the third latch ( 85 is supplied to a clock terminal, the third latch 85 forming a speed detection latch. A line clock signal is supplied to the clock terminal of the second latch 84, the clock terminal of the line counter 81, and each of the clock terminals of the field counter 84. The output of the line counter 81 is supplied to the input terminal of the scaler 88, and the output of the field counter 82 is supplied to the input of the third latch 85 and the offset input terminal of the scaler 88. The output field synchronization signal is supplied to the clock terminal of the fourth latch 86. The output of the third latch 85 is supplied to the scale factor terminal of the scaler 88, and the output of the scaler is connected to the fourth latch 86. The output of the fourth latch becomes a time offset signal.

제9A도 및 제9B도의 각각에는 입력 필드 동기화 신호 및 입력 필드 극성 신호가 도시되어 있다. 또한, 제9C도는 입력 필드 동기화 신호를 나타내고, 제9D도는 출력 필드 동기화 신호를 나타낸다. 제9E도 및 제9F도는 필드 및 라인을 O에서 N까지 카운트하는 필드 카운터(82) 및 라인 카운터(81)의 동작을 각각 나타낸다. 제9G도는 시간 오프셋 신호인 제4래치(86)의 출력을 나타낸다. 제9H도는 시간 동결 신호(이는 저레벨일 때 액티브)를 나타내며, 화살표로 표시된 바와 같이, 도시된 시간 오프셋을 사용하는 사선으로 표시된 필드는 시간 오프셋(t1)을 사용한 이전 필드의 반복이다.The input field synchronization signal and the input field polarity signal are shown in each of FIGS. 9A and 9B. 9C shows an input field synchronization signal, and FIG. 9D shows an output field synchronization signal. 9E and 9F show the operation of the field counter 82 and the line counter 81 for counting fields and lines from 0 to N, respectively. 9G shows the output of fourth latch 86 as a time offset signal. 9H shows a time freeze signal (which is active when low level), and as indicated by the arrow, the field indicated by the diagonal line using the shown time offset is a repetition of the previous field using the time offset t1.

시간 동결 신호를 발생하기 위하여, 제10도에 도시된 제어기(32)는 동기형 RS 플립 - 플롭(91), 래치(92), 인버터(93) 및 AND 게이트(94)를 포함하는 것으로 도시되어 있다. 플립 - 플롭(91)의 한 입력과, 인버터(93)의 입력 및, 래치(92)의 클럭 인에이블 단자에 출력 필드 동기화 신호가 공급된다. 그 입력 필드 동기 신호는 플립 - 플롭(91)의 다른 입력에 공급되고, 플립 - 플롭(91) 및 래치(92)의 클럭 단자에는 라인 클럭 신호가 공급된다. 플립 - 플롭(91)의 출력은 게이트(94)의 한 입력에 공급되고, 그 게이트는 다른 입력 단자에 인버터(93)의 출력을 수신한다. 게이트(94)의 출력은 래치(92)의 입력에 공급되고, 이 래치의 출력은 시간 동결 신호를 형성한다. 이 회로의 동작은 1개 이상의 출력 필드 동기화 펄스가 입력 필드 동기화 펄스에 이어서 있다면 동결이 발생하도록 되어 있다.To generate a time freeze signal, the controller 32 shown in FIG. 10 is shown as including a synchronous RS flip-flop 91, latch 92, inverter 93, and AND gate 94. have. An output field synchronization signal is supplied to one input of the flip-flop 91, the input of the inverter 93, and the clock enable terminal of the latch 92. The input field sync signal is supplied to the other input of the flip-flop 91, and the line clock signal is supplied to the clock terminals of the flip-flop 91 and the latch 92. The output of flip-flop 91 is supplied to one input of gate 94, which receives the output of inverter 93 at the other input terminal. The output of the gate 94 is supplied to the input of the latch 92, and the output of this latch forms a time freeze signal. The operation of this circuit is such that freezing occurs if one or more output field synchronization pulses follow the input field synchronization pulses.

제2도를 다시 참조하여, 제어기(32)에 의한 수직 오프셋 수의 발생에 대해서 설명한다. 휘도 TBC(11Y)로부터 휘도 보간기(1Y) 및 움직임 분석기(2)에 공급되는 데이터를 판독하는 동일한 어드레스 발생기는 소거 가능한 프로그램 가능 판독 전용 메모리(EPROM)를 어드레스하는데, 그 소거 가능한 프로그램 가능 판독 전용 메모리는 필요할 때, 수직 동결 신호와 함께 수직 오프셋 수를 발생한다.Referring back to FIG. 2, the generation of the vertical offset number by the controller 32 will be described. The same address generator for reading data supplied from the luminance TBC 11Y to the luminance interpolator 1Y and the motion analyzer 2 addresses an erasable programmable read only memory (EPROM), which is programmable erasable programmable read only. The memory generates a vertical offset number with the vertical freeze signal when needed.

(525/60에서 625/50으로 변환하는데 사용되는 제3도의 장치에서는 휘도 TBC(18Y)의 판독 어드레스가 사용되지만, 모든 다른 모드에서는 휘도 TBC(11Y)의 판독 어드레스가 사용된다.)(In the apparatus of FIG. 3 used to convert from 525/60 to 625/50, the read address of the luminance TBC 18Y is used, but in all other modes, the read address of the luminance TBC 11Y is used.)

입력 및 출력 필드 모두가 우수라고 가정하여 수직 오프셋 수가 발생되면, 라인이 때때로 625/50에서 525/60으로의 변환으로 누락되거나, 또는 라인이 때때로 525/60에서 625/50으로의 변환으로 반복될 때 왜곡되지 않은 화상이 발생되도록 출력 라인이 보간되어야 하는 두개의 입력 라인 사이의 위치를 나타낸다.If the number of vertical offsets is assumed assuming both the input and output fields are good, the line will sometimes be missed by the transformation from 625/50 to 525/60, or the line sometimes repeats with the transformation from 525/60 to 625/50. When the output line is to be interpolated so that an undistorted image is generated, the position between the two input lines is shown.

휘도 TBC 11Y(18Y)에 의해 한 라인이 반복될 때, 수직 동결 신호가 발생된다.When one line is repeated by the luminance TBC 11Y (18Y), a vertical freeze signal is generated.

입력 필드가 모두 우수가 아니라고 가정하면, 보간기(1Y 및 1C)는 입력 필드 극성 및 출력 필드 극성을 사용하여 정확한 보간을 실행해야 한다.Assuming that the input fields are not all good, the interpolators 1Y and 1C must perform accurate interpolation using the input field polarity and the output field polarity.

525 및 625 화상 모두에 공지된 라인 위치를 사용하여, 시간 오프셋 신호에 대해 제12도와 관련하여 상술한 것과 같은 방법으로 EPROM의 내용이 발생된다.Using known line positions for both 525 and 625 images, the contents of the EPROM are generated in the same manner as described above with respect to FIG. 12 for time offset signals.

특히 본 발명과 관련된 벡터 필터(36) 및 벡터 계산기(37)의 구성과 동작은 제11도 내지 제17도를 참조하여 상세히 설명한다.In particular, the configuration and operation of the vector filter 36 and the vector calculator 37 according to the present invention will be described in detail with reference to FIGS. 11 to 17.

벡터 필터(36)를 블록 형태로 도시한 제11도를 참조하면, 상기 필터는 단계(1)에서 단계(5)까지의 기억 소자(101 내지 105), 두개의 선택기(106 및 107), 필터 기억 소자(108), 유한 임펄스 응답(FIR) 필터(109) 및 샘플 감소기(110)를 포함하는데, 이들은 도시된 것처럼 접속되어 있다. 단계(1 내지 5)는 상기에 설명되어 있다.Referring to FIG. 11, which shows the vector filter 36 in block form, the filter comprises the memory elements 101 to 105, two selectors 106 and 107, the filter from step (1) to step (5). Memory element 108, finite impulse response (FIR) filter 109 and sample reducer 110, which are connected as shown. Steps 1 to 5 are described above.

벡터 필터(36)는 벡터 인터페이스(35)(제2도 또는, 제3도)로부터 동일한 극성(이 경우에는 우수)의 연속적인 625 - 라인 필드를 포함하는 데이터를 그 입력에서 수신한다. 그 필드들이 동일한 극성으로 되어 있기 때문에, 그들은 모두 동일한 간격의 위치에 있다. 모든 필드를 동일 극성으로 정렬시키는 이전 과정에서의 고유의 기능은 2차원 필터 처리인데, 이 필터 처리는 벡터 필터(36)에 공급된 데이터가 단계(5)(또는, 최종 단계)의 데이터로서 사용되도록 충분히 필터 처리되는 것을 의미한다. 이러한 단계(5)의 데이터는 벡터 필터(36)에 저장되면서 나머지 동작이 실행된다. 이러한 처리 동작은 사실상 선택기(106 및 107)의 제어하에 반복되고, 이전 단계의 데이터는 2차원으로 필터 처리되어 저장되며, 그후 상기 과정은 상기 단계 데이터에 대하여 반복된다. 그 필터 처리량으로 인하여, 각각의 단계 이후에 2차원으로 양방향의 필터 처리되는 출력의 샘플을 감소시킬 수 있다. 이러한 과정이 4번 실행된다면, 벡터 필터(36)는 상술한 것처럼, 벡터 계산의 단계(1 내지 5)를 위한 데이터를 출력으로 얻어질 수 있다.The vector filter 36 receives at its input data comprising consecutive 625-line fields of the same polarity (in this case even) from the vector interface 35 (Figure 2 or Figure 3). Since the fields are of the same polarity, they are all at the same interval location. A unique function in the previous process of aligning all fields with the same polarity is a two-dimensional filter process, in which the data supplied to the vector filter 36 is used as the data of step 5 (or the final step). It means that the filter is processed as much as possible. The data of this step 5 is stored in the vector filter 36 and the rest of the operation is executed. This processing operation is in fact repeated under the control of selectors 106 and 107, the data of the previous step is filtered and stored in two dimensions, and then the process is repeated for the step data. Due to the filter throughput, it is possible to reduce the sample of bi-directionally filtered output in two dimensions after each step. If this process is performed four times, the vector filter 36 can obtain the data for the steps 1 to 5 of the vector calculation as described above.

FIR 필터(109), 샘플 감소기(110) 및, 필터 기억 소자(108)는 2차원 필터링 샘플 감소 기능을 실행한다. 이러한 부분의 상세한 것은 제12도에 도시되어 있다.The FIR filter 109, the sample reducer 110, and the filter memory element 108 perform a two-dimensional filtering sample reduction function. Details of this portion are shown in FIG.

벡터 필터(36)의 일부는 필터 기억 소자(108), 7 - 탭 필터인 FIR 필터(109), 레지스터(R)(121 및 122), 동기식 적재 가능한 레지스터(SLR)(123), 선택기(124 및 125), 인버터(126), 행 및 열 어드레스 발생기(127 및 128)를 포함한다.Part of the vector filter 36 is a filter memory element 108, a FIR filter 109 which is a 7-tap filter, registers R and 121 and a synchronous loadable register SLR 123, selector 124. And 125), inverter 126, row and column address generators 127 and 128.

제12도에 도시된 것으로 알 수 있는 바와 같이, 2차원 필터 처리는 단일 1 - 차원 필터에 의해 실행된다. 이는 원하는 2 - 차원 응답이 실제로 분리가능한 상태로 될 수 있기 때문이며, 이는 시간 영역에서 2 - 차원 처리(convolution)가 연속된 두개의 1차원 처리로서 실행될 수 있음을 의미한다.As can be seen in FIG. 12, two-dimensional filter processing is performed by a single one-dimensional filter. This is because the desired two-dimensional response can be in fact separable, which means that the two-dimensional convolution in the time domain can be executed as two successive one-dimensional processes.

이러한 특정 응용에서는, 수직 및 수평 응답은 동일하고, 코사인 제곱 또는 자승 함수 형태로 되며, 그 주파수 응답은, 필터 출력이 나이퀴스트 주파수에서 48dB보다 크고, 나이퀴스트 주파수의 절반의 6dB보다 크게 되도록 되어 있다. 이 응답은 케스케이드 형태의 2개의 4 - 탭 FIR 필터로 구성되어 엔드 필터 계수(end filter coefficient)가 0으로 설정되는 단일 7 - 탭 FIR 필터(109)를 사용해 실시된다. 그 필터 계수는 처리 기간 중에 전혀 변화하지 않기 때문에, 그들은 스위치 - 온일 때 필터 칩에 기억될 수 있지만, 실제로는 계수가 매 프레임마다 재기억되도록 회로가 설계된다. 또한, 필요에 따라서, 15셋트 이상의 계수를 프로그램 가능 판독 - 전용 메모리(PROM)에 프로그램 가능하고, 이들은 기판의 전면에 장착된 4 - 웨이 비트 스위치(4 - way bit switch)에 의해 선택될 수 있다.In this particular application, the vertical and horizontal responses are the same, and are in the form of cosine squared or squared functions, whose frequency response is such that the filter output is greater than 48 dB at the Nyquist frequency and greater than 6 dB at half the Nyquist frequency. It is. This response is implemented using a single 7-tap FIR filter 109 consisting of two 4-tap FIR filters in cascade form with the end filter coefficients set to zero. Since the filter coefficients do not change at all during the processing period, they can be stored in the filter chip when switched on, but in reality the circuit is designed so that the coefficients are re-memorized every frame. Also, if desired, more than 15 sets of coefficients can be programmed into a programmable read-only memory (PROM), which can be selected by a 4-way bit switch mounted on the front of the substrate. .

단계(5)의 데이터를 입력 및 단계(4)의 데이터를 출력하여 생성하기 위한 회로의 동작과, 그 출력의 2차원 필터의 처리 및, 샘플 감소에 대한 설명은 다음과 같다.The operation of the circuit for inputting the data of step 5 and outputting the data of step 4, generating the data, processing of the two-dimensional filter of the output, and sample reduction are as follows.

상기 경우의 입력은 통상의 필드 데이터이고, 풀 - 클럭율(full clock rate)로 동작하는 7 - 탭 FIR 필터(109)에 의해 수평 방향으로 필터 처리된다. FIR 필터(109)의 출력은 SLR(123)에 공급되는데, 그 SLR(123)은 반 - 클럭율 신호(half clock rate signal)에 의해 제어되어, 매 다른 샘플을 제거하고, 그로 인해, 수평 방향으로 필터 처리된 출력을 절반으로 감소시킨다.The input in this case is the usual field data and is filtered in the horizontal direction by a 7-tap FIR filter 109 operating at full clock rate. The output of the FIR filter 109 is fed to the SLR 123, which is controlled by a half clock rate signal to remove every other sample and thereby in the horizontal direction. Reduce the filtered output in half.

SLR(123)로부터 수평으로 필터 처리되어 감소된 데이터는 한 행씩(row by row) 필터 기억 소자(108)에 기록된다. 이러한 과정이 전체 필드에 걸쳐 실행되면, 필터 기억 소자(108)는 정확한 수의 라인으로 구성된 필드를 포함하지만, 수평 방향으로의 사이즈가 1/2 감소된다. 부수적으로, 필터 응답은 그 출력이 나이퀴스트 주파수에서 48dB보다 크게 되도록 되어 있기 때문에, 샘플 감소가 발생할 때, SLR 출력에는 임의 에일리어스 주파수 성분이 존재하지 않게 된다.Data filtered and reduced horizontally from the SLR 123 is written to the filter storage element 108 row by row. If this process is performed over the entire field, the filter memory element 108 includes a field composed of the correct number of lines, but the size in the horizontal direction is reduced by half. Incidentally, since the filter response is such that its output is greater than 48 dB at the Nyquist frequency, there will be no aliasing frequency components present at the SLR output when sample reduction occurs.

필터 기억 소자(108)의 행 및 열 어드레스는 데이터가 필터 기억 소자(108)로부터 한 컬럼씩 판독되어, FIR 필터(109) 및 샘플 감소기(SLR 123)로 귀환되도록 절환된다. 그 결과 얻어진 출력은 원래의 입력 데이터를 수직 및 수평 모두의 방향으로 1/2 감소된다. 이 경우의 데이터는 단계(4)의 데이터이고, 단계(4)의 기억 소자에 기록된다.The row and column addresses of filter memory element 108 are switched so that data is read one by one from filter memory element 108 and fed back to FIR filter 109 and sample reducer SLR 123. The resulting output is reduced by half in the direction of both the vertical and horizontal of the original input data. The data in this case is the data of step 4 and is recorded in the storage element of step 4.

상기와 같은 과정은 단계(4)의 기억 소자(104)로부터 데이터를 판독하여 FIR 필터(109)와 최종적으로단계(3)의 기억 소자(103)(제11도)에 공급하므로써 단계(3)의 데이터를 얻고, 또한 동일한 방식으로 단계(3)의 데이터로부터 단계(2)의 데이터를 얻기 위해 반복된다. 단계(2)로부터 단계(1)의 데이터를 얻는 경우에는, 필터 및 샘플 감소 처리가 수평 방향으로만 실행된다는 점에서 상이하다. 이는 움직임 벡터 평가 과정의 제1단계가 수평 방향의 이동(16픽셀)만을 조사하기 때문에, 다음 단계, 즉 단계(2)에서는 단계(1)에 의해 표시된 위치로부터 8개의 픽셀/라인의 단계에서 움직임을 조사하므로써 단계(1)에서 얻어진 평가를 보다 개량한다.The above process is performed by reading data from the memory element 104 of step 4 and supplying it to the FIR filter 109 and finally to the memory element 103 (Fig. 11) of step 3 (step 11). It is repeated to obtain the data of and also to obtain the data of step 2 from the data of step 3 in the same manner. When the data of step (1) is obtained from step (2), the filter and sample reduction processing are different in that they are executed only in the horizontal direction. This is because the first step of the motion vector evaluation process examines only the horizontal movement (16 pixels), so in the next step, step (2), the motion in the step of 8 pixels / line from the position indicated by step (1) The evaluation obtained in step (1) is further improved by examining.

제11도에 있어서, 단계(5)의 기억 소자(105)는 필드의 기억 용량이고, 단계(4)의 기억 소자(104)는 1/2 필드 기억 소자이며, 단계(3)의 기억 소자(103)는 1/4 필드 기억 용량이며, 단계(2)의 기억 소자(102)는 1/8 필드 기억 용량이고, 단계(1)의 기억 소자(101)는 1/16 필드 기억 용량이다. 실제로, 단계(1,2, 및 3)에서는 데이터가 모두 동일한 랜덤 억세스 메모리(RAM)에 저장되고, 단계(4 및 5)에서는 각각의 독립된 RAM에 저장된다.In FIG. 11, the storage element 105 in step 5 is a field storage capacity, the storage element 104 in step 4 is a half field memory element, and the storage element (in step 3) ( 103 is a quarter field storage capacity, the storage element 102 of step 2 is a 1/8 field storage capacity, and the storage element 101 of step 1 is a 1/16 field storage capacity. In practice, in steps 1, 2, and 3, the data is all stored in the same random access memory (RAM), and in steps 4 and 5, each is stored in separate RAM.

단계(1)에서 단계(5)까지를 완전히 결정하는 과정은 2 - 필드 주기를 취하고, 이 데이터는 한 필드의 검색 블록 데이터와, 다음 필드의 검색 영역으로서 이용되도록 요청될 때 2 - 필드 주기를 더 유지하는 것이 필요하다. 따라서, 움직임 벡터 평가 방식에는 4개의 벡터 필터 기판을 설치할 필요가 있다. 이는 제13도에 도시된 간단한 타이밍도에 예시되어 있다. 제13도로부터, 벡터 필터(A 및 C)는 출력이 다중화되고, 그것이 벡터 필터(B 및 C)를 보유할 수 있다. 이는 벡터 계산기가 두개의 각각의 입력에 연속된 검색 블록/영역 데이터를 얻을 수 있음을 의미한다.The process of determining completely from step (1) to step (5) takes two-field periods, which data is divided into two-field periods when requested to be used as search block data for one field and search area for the next field. It is necessary to maintain more. Therefore, four vector filter substrates need to be provided in the motion vector evaluation system. This is illustrated in the simple timing diagram shown in FIG. From Fig. 13, vector filters A and C have multiplexed outputs, which can hold vector filters B and C. This means that the vector calculator can obtain successive search block / area data for each of the two inputs.

제14도에는 벡터 계산기(37)가 블록 형태로 도시되어 있다. 이 벡터 계산기는 단계(1)에서 단계(3)까지의 기억 소자(131), A 및 B의 단계(4)의 기억 소자(132 및 133), A 내지 D의 단계(5)의 기억 소자(134,135,136 및 137), 두개의 가중된 절대차(WAD) 계산기(138 및 139) 및, 출력 처리기(140)를 포함한다. 이들은 도면에 도시된 것처럼 접속되고, 도면에 도시된 것처럼 입력을 수신한다.14 shows a vector calculator 37 in block form. This vector calculator comprises the memory elements 131 from step (1) to step (3), the memory elements 132 and 133 of step 4 of A and B, and the memory elements of step 5 of A to D ( 134, 135, 136 and 137, two weighted absolute difference (WAD) calculators 138 and 139, and an output processor 140. They are connected as shown in the figure and receive input as shown in the figure.

한 필드 당 수직 방향으로 30, 수평 방향으로 40의 움직임 벡터의 배열은 매 필드마다 계산되고, 이러한 처리에 적합한 하드웨어를 사용하여 실시간에서 얻기 위해서는 제14도에 도시된 바와 같은 10개의 계산기 기판이 필요하다. 이러한 구성을 이용하는 것은 움직임 벡터가 수직 방향으로 30과, 수평 방향으로 10으로 구성된 4개의 블록으로 계산되는 것을 의미한다.An array of motion vectors of 30 in the vertical direction and 40 in the horizontal direction per field is calculated for each field, and 10 calculator substrates as shown in FIG. 14 are required to obtain in real time using hardware suitable for this process. Do. Using this configuration means that the motion vector is calculated with four blocks consisting of 30 in the vertical direction and 10 in the horizontal direction.

벡터 필터(36)로부터의 데이터는 단계(1)에서 단계(3), 단계(4) 및 단계(5)의 각각에 대한 연속된 데이터 스트림으로서 제공되고, 벡터 계산기(37)의 각각에 기억되어, 데이터가 각각의 단계의 계산에 필요한가를 결정한다.The data from the vector filter 36 is provided as a continuous data stream for each of steps (3), (4) and (5) in step (1), and stored in each of the vector calculators (37). It then determines whether the data is necessary for the calculation of each step.

제15도의 간략화된 흐름도는 단계(1)에서 단계(3)까지의 기억 소자(131), 단계(4)의 기억 소자(132 및 133) 및, 제1WAD 계산기(138)의 동작을 설명한다. 시작점에 있어서, 단계(1)의 데이터는 항상 일정한 공지된 위치에 있고, 검색 블록은 1픽셀, 검색 영역은 3개의 수평 픽셀에 있으며, 그 계산으로부터 얻어진 벡터는 0 또는 수평 방향으로 ±16이다. 그렇게 얻어진 벡터의 수직 성분은 항상 0이다. 검색 영역을 다음 단계의 기억 소자에 기록되는 곳을 결정하기 위하여, 검색 영역이 이동될 수 있는 최대값까지 카운트하여 이전 단계에 의해 결정되는 수평 및 수직 어드레스를, 제1WAD 계산기(138)로부터 이미 얻어진 수직 및 수평 움직임 벡터 성분과 함께 수직 및 수평 방향 PROM에 공급한다. PROM은 움직임 벡터 성분을 입력 어드레스와 조합시키므로써 출력 어드레스를 효과적으로 각각의 단계의 기억 소자에 배열한다.The simplified flowchart of FIG. 15 illustrates the operation of the memory elements 131 from step (1) to step (3), the memory elements 132 and 133 of step (4), and the first WAD calculator 138. At the starting point, the data of step (1) is always in a constant known position, the search block is at 1 pixel, the search area is at 3 horizontal pixels, and the vector obtained from the calculation is 0 or 16 in the horizontal direction. The vertical component of the vector thus obtained is always zero. In order to determine where the search area is to be written to the storage element of the next step, the first and second calculators 138 have already obtained the horizontal and vertical addresses determined by the previous step by counting up to the maximum value that the search area can be moved. Supply to vertical and horizontal PROM with vertical and horizontal motion vector components. The PROM combines the motion vector components with the input addresses to effectively arrange the output addresses into the memory elements of each stage.

제15도를 참조하면, 단계(4)의 변위(displacement)가 매 계산될 때마다, 그 값은 4개의 단계(5)의 기억 소자(134 내지 137)(제14도)중 한 기억 소자에 통과되어, 최종의 단계(5)의 출력을 연속으로 계산하는데 필요하다.Referring to FIG. 15, each time the displacement of step (4) is calculated, the value is assigned to one of the memory elements 134 to 137 (FIG. 14) of four steps (5). Passed, it is necessary to continuously calculate the output of the final step (5).

제1WAD 계산기(138)의 기능은 9개의 움직임 벡터를 계산하고, 그 중 최소값의 움직임 벡터를 결정하고, 그 후, 그에 대응하여 수직 및 수평 움직임 벡터 성분을 변경하는 것이다.The function of the first WAD calculator 138 is to calculate the nine motion vectors, determine the motion vector of the minimum of them, and then change the vertical and horizontal motion vector components correspondingly.

제16도는 제1WAD 계산기(138)를 상세히 도시한 도면이다. 그 WAD 계산기는 모듈러 감산기(151), 누산기(accumulator)(152), 5개의 레지스터(153,154,155,156 및 157), SLR(158), 비교기(159), AND 게이트(160) 및, 두개의 PROM(161 및 162)를 포함하고, 도시되어 있는 것처럼 접속되어 입력을 수신한다.16 is a detailed view of the first WAD calculator 138. The WAD calculator includes a modular subtractor 151, an accumulator 152, five registers 153, 154, 155, 156 and 157, an SLR 158, a comparator 159, an AND gate 160, and two PROMs 161 and 162 and connected as shown to receive input.

입력(A 및 B)은 단계의 기억 소자로부터의 검색 블록 및 검색 영역 데이터이다. 제1감산기(151)는 그 두 입력의 단일 픽셀값 사이의 절대차를 계산한다. 그 제1감산기(151)의 출력은 누산기(152)의 두 입력중 한 입력에 공급되고, 그 누산기의 다른 입력에는 1클럭 지연된 누산기 출력이 공급된다. 따라서, 누산기(152)의 기능은 최초의 4개의 단계에 대하여 9개의 위치에 대한 WAD 값을 계산하는 것이다. 9개의 WAD 값은 계산과 동시에 연속적으로 비교기(159)에 클럭에 의하여 반송된다. 그 비교기(159)는 임의 최소값이 검출될 때 SLR(158)을 인에이블링하므로써 각각의 단계에 대한 최소의 WAD 값을 결정한다. 각각의 단계의 시작에서, 제1WAD 값은 SLR(158)에 공급되도록 되어 있다.Inputs A and B are search blocks and search area data from the storage elements of the steps. The first subtractor 151 calculates the absolute difference between the single pixel values of its two inputs. The output of the first subtractor 151 is supplied to one of two inputs of the accumulator 152, and the output of the accumulator delayed by one clock is supplied to the other input of the accumulator. Thus, the function of accumulator 152 is to calculate the WAD values for nine positions for the first four steps. The nine WAD values are conveyed by the clock to the comparator 159 continuously with the calculation. The comparator 159 determines the minimum WAD value for each step by enabling SLR 158 when any minimum value is detected. At the beginning of each step, the first WAD value is adapted to be supplied to the SLR 158.

동시에 최소로 되는 것을 검출하는 신호에 의해 레지스터(155)에 클럭이 전달되어, 그 레지스터는 최소의 WAD 값을 계산한 회수를 기억한다. 이 회수는 각각의 단계의 종료 시에 이전 단계로부터의 수평 방향 및 수직 방향 움직임 벡터 성분과 함께 PROM(161)에 공급되어, 최종적인 움직임 벡터가 결정된다.At the same time, a clock is transmitted to the register 155 by a signal for detecting the minimum, and the register stores the number of times the minimum WAD value is calculated. This number of times is supplied to the PROM 161 together with the horizontal and vertical motion vector components from the previous step at the end of each step to determine the final motion vector.

제2WAD 계산기(139)(제14도)는 제1WAD 계산기(138)(제14도 및 제16도)와 수직으로 동일하지만, 제16도의 점선으로 둘러싸인 회로를 포함하지 않는다. 이 회로의 기능은 출력 처리 장치(제17도)에 포함되어 있다. 또한, 제1WAD 계산기(138)가 단계(1,2,3 및 4)를 계산하는 반면에, 제2WAD 계산기(139)는 단지 단계(5)만을 계산하는데 필요하다. 이러한 이유로 인하여, 다수의 제어 라인이 존재하는데, 간략화를 위해 제16도에는 생략되어 있다.The second WAD calculator 139 (FIG. 14) is vertically identical to the first WAD calculator 138 (FIGS. 14 and 16), but does not include a circuit enclosed by the dotted lines in FIG. The function of this circuit is included in the output processing apparatus (Fig. 17). Also, while the first WAD calculator 138 calculates steps 1, 2, 3 and 4, the second WAD calculator 139 is only needed to calculate the step 5. For this reason, a number of control lines exist, which are omitted in FIG. 16 for the sake of simplicity.

다음은, 제17도를 참조하여 출력 처리기를 설명한다. 출력 처리기(6)는 6개의 레지스터(171,172,173,174,175 및 176), 인버터(177), RAM(178) 및, 3개의 PROM(179,180 및 181)을 포함하는데, 도면에 도시된 것처럼 접속되어 입력을 수신한다.Next, the output processor will be described with reference to FIG. The output processor 6 includes six registers 171, 172, 173, 174, 175, and 176, an inverter 177, a RAM 178, and three PROMs 179, 180, and 181, connected as shown in the figure, to receive input.

제17도의 출력 처리기는 9개의 WAD 계산값이 최소값인지에 따라 움직임 벡터로부터 픽셀의 감소를 계산하는 단계(4)에 의해 결정된 움직임 벡터를 변경할 뿐만 아니라, 움직임 벡터 감소 회로에 의해 사용되는 가치의 정도 지수(FOM)로서 상기 WAD 값을 저장한다. 실제로, 모든 WAD 값들은 RAM(178)에 저장되어, 최소값이 한번 결정될 때, 다른 4개의 WAD 값들이 다음 회로, 즉 벡터 처리기(제2도 및 제3도)에 임의 서브 - 픽셀을 계산하기 위해 필요한 것인가를 그 출력 처리기가 결정한다. 상기 목적을 위해, 서브 - 픽셀 처리기가 최소값의 직접 상, 하, 좌, 및 우의 WAD 값을 필요로 할 때, 제2WAD 계산기(139)(제11도)는 두개까지의 다른 WAD 값을 판정할 필요가 있다. 예를 들어, 최소값이 중앙 위치 이외의 다른 위치에 있는 경우가 이에 해당된다.The output processor of FIG. 17 not only changes the motion vector determined by step (4) of calculating the reduction of pixels from the motion vector depending on whether the nine WAD calculations are minimum, but also the degree of value used by the motion vector reduction circuit. The WAD value is stored as an index (FOM). Indeed, all WAD values are stored in RAM 178, so that when the minimum value is determined once, the other four WAD values are calculated in the next circuit, i.e. the vector processor (Figures 2 and 3), to calculate any sub-pixels. The output processor decides if it is necessary. For this purpose, the second WAD calculator 139 (FIG. 11) can determine up to two different WAD values when the sub-pixel processor needs the WAD values of the direct top, bottom, left, and right of the minimum value. There is a need. For example, this is the case when the minimum value is at a position other than the center position.

최종으로, 화소의 감소를 계산하는 움직임 벡터를 공급할 수 있는데, 가치의 정도 지수(FOM)와, 벡터 처리기(38) 및 서브 - 픽셀 움직임 평가기(39)(제2도 및 제3도)에 대하여 상술한 다른 처리를 위해 임의 서브 - 픽셀 움직임 결정에 필요한 4개의 다른 WAD 값과 함께 공급할 수 있다.Finally, a motion vector can be supplied that calculates the reduction of the pixel, to the degree of value index (FOM) of the value, and to the vector processor 38 and the sub-pixel motion evaluator 39 (FIGS. 2 and 3). It can be supplied with four different WAD values necessary for determining any sub-pixel motion for the other processing described above.

본 발명과 동일한 주제에 관하여 7건의 대응한 영국 특허 출원 제8728445호, 제8728446호, 제8728447호, 제8728449호, 제8728450호, 제8728451호 및, 제8728452호를 본 출원과 동일한 날짜에 출원되었고, 그 출원의 개시는 본 명세서에 참고 문헌으로 포함되어 있다.On the same subject matter as the present invention, seven corresponding British patent applications 8828445, 8728446, 8828447, 8784249, 8828450, 8872845 and 88728452 are filed on the same date as this application. The disclosure of the application is incorporated herein by reference.

비록 본 발명의 여러 실시예가 첨부된 도면을 참조로 하여 설명되어 있지만, 본 발명이 이들 실시예에만 한정하지 않고, 첨부된 특허 청구의 범위에 정의되어 있는 것처럼 본 발명의 정신과 사상으로부터 벗어나지 않는 범위에서 본 발명의 기술 분야에 숙련된 사람들에 의해 여러 변경 및 수정안이 있을 수 있음을 알 수 있다.Although various embodiments of the present invention have been described with reference to the accompanying drawings, the present invention is not limited to these embodiments, but is not departed from the spirit and spirit of the invention as defined in the appended claims. It will be appreciated that various changes and modifications may be made by those skilled in the art.

Claims (21)

텔레비젼 영상의 움직임 벡터 평가 방법에 있어서, 영상을 재현하는 디지털 신호를 이용하고, 움직임 벡터 평가를 연속으로 개선시키는 블록 정합법(block matching technique with successive refinement of the motion vector estimate)을 이용하여, 선정된 수의 샘플이 수평으로 이격되고, 선정된 수의 샘플이 수직으로 이격된 지점에서 상기 영상의 움직임을 결정하는 것을 특징으로 하는 텔레비젼 영상 움직임 벡터 평가 방법.A motion vector evaluation method of a television image, using a digital signal to reproduce the image, and using a block matching technique with successive refinement of the motion vector estimate to continuously improve the motion vector evaluation. And determining the motion of the image at a point where a number of samples are spaced horizontally and a predetermined number of samples are spaced vertically. 제1항에 있어서, 상기 블록 정합법은 3위치, 즉 블록의 중심 위치, 선정된 수의 샘플만큼의 좌측 위치 및, 동일 선정된 수의 샘플만큼의 우측 위치에서 최소차를 검사하는 단계; 상기 위치 지점으로부터 시작하여, 보다 작은 선정된 수의 샘플 또는 라인의 스텝으로 상기 시작 지점의 주변에 대칭적으로 배치된 9개의 위치에서의 최소차를 검사하는 단계; 상기 위치 지점으로부터 시작하여, 보다 더 작은 선정된 수의 샘플 또는 라인의 스텝으로 상기 시작 지점의 주변에 대칭적으로 배치된 9개의 위치에서의 최소차를 검사하는 단계; 상기 위치 지점으로부터 시작하여, 보다 여전히 더 작은 선정된 수의 샘플 또는 라인의 스텝으로 상기 시작 지점의 주변에 대칭적으로 배치된 9개의 위치에서의 최소차를 검사하는 단계와; 상기 위치 지점으로부터 시작하여, 한 샘플 또는 라인의 스탭으로 상기 시작 지점의 주변에 대칭적으로 배치된 9개의 위치에서의 최소차를 검사하는 단계를 포함하는 것을 특징으로 하는 텔레비젼 영상 움직임 벡터 평가 방법.The method of claim 1, wherein the block matching method comprises: checking a minimum difference at three positions, i.e., a center position of a block, a left position by a predetermined number of samples, and a right position by a predetermined number of samples; Starting from the location point, examining a minimum difference at nine locations symmetrically disposed around the starting point with a smaller predetermined number of samples or lines of lines; Starting from the location point, examining a minimum difference at nine positions symmetrically disposed around the starting point with a smaller predetermined number of samples or lines of lines; Starting from said location point, examining a minimum difference at nine positions symmetrically disposed around said starting point with a step of a smaller, predetermined number of samples or lines; Starting from said position point, examining a minimum difference at nine positions symmetrically disposed about said starting point with a step of one sample or line. 제2항에 있어서, 상기 최소차를 검사하는 최종 단계에 이어서, 그 최종 검사 단계에 의해 표시된 최종 위치에서 발생된 차이를, 수직 벡터값을 조정하기 위해 상하측에 대한 두 차이와 비교하고, 수평 벡터값을 조정하기 위해 좌우측에 대한 두 차이와 비교하는 단계를 더 포함하는 것을 텔레비젼 영상 움직임 벡터 평가 방법.The method according to claim 2, wherein following the final step of examining the minimum difference, the difference generated at the final position indicated by the final inspection step is compared with the two differences on the upper and lower sides to adjust the vertical vector value, and horizontally. And comparing the two differences to the left and right sides to adjust the vector value. 텔레비젼 영상의 움직임 벡터 평가 장치에 있어서, 움직임 벡터 평가의 연속적으로 개선시키는 블록정합법을 이용하고, 상기 장치는 벡터 필터 및 벡터 계산기를 포함하는 것을 특징으로 하는 텔레비젼 영상 움직임 벡터 평가 장치.An apparatus for evaluating a motion image of a television image, comprising using a block matching method for continuously improving motion vector evaluation, the apparatus comprising a vector filter and a vector calculator. 제4항에 있어서, 상기 벡터 계산기는, 상기 영상을 재현하는 디지털 신호에 따라 다음 단계, 3위치, 즉 블록의 중심 위치, 소정 수의 샘플만큼의 좌측 위치 및, 동일 선정된 수의 샘플만큼의 우측 위치에서 최소차를 검사하는 단계; 상기 위치 지점으로부터 시작하여, 보다 작은 선정된 수의 샘플 또는 라인의 스텝으로 상기 시작 지점의 주변에 대칭적으로 배치된 9개의 위치에서의 최소차를 검사하는 단계; 상기 위치 지점으로부터 시작하여, 여전히 보다 작은 선정된 수의 샘플 또는 라인의 스텝으로 상기 시작 지점의 주변에 대칭적으로 배치된 9개의 위치에서의 최소차를 검사하는 단계; 상기 위치 지점으로부터 시작하여, 여전히 보다 더 작은 선정된 수의 샘플 또는 라인의 스텝으로 상기 시작 지점의 주변에 대칭적으로 배치된 9개의 위치에서의 최소차를 검사하는 단계와; 상기 위치 지점으로부터 시작하여, 한 샘플 또는 라인의 스텝으로 상기 시작 지점의 주변에 대칭적으로 배치된 9개의 위치에서의 최소차를 검사하는 단계를 실행하고, 상기 벡터 필터에 의해 상기 벡터 계산기에 공급하도록 배열된 것을 특징으로 하는 텔레비젼 영상 움직임 벡터 평가 장치.5. The vector calculator of claim 4, wherein the vector calculator comprises a next step, three positions, i.e., a center position of a block, a left position of a predetermined number of samples, and a predetermined number of samples according to a digital signal for reproducing the image. Checking the minimum difference in the right position; Starting from the location point, examining a minimum difference at nine locations symmetrically disposed around the starting point with a smaller predetermined number of samples or lines of lines; Starting from the location point, examining a minimum difference at nine positions symmetrically disposed around the starting point with a smaller, predetermined number of samples or lines of lines; Starting from said location point, examining a minimum difference at nine positions symmetrically disposed around said starting point with a smaller, predetermined number of samples or lines of lines; Starting from the position point, performing a step of one sample or line to examine the minimum difference at nine positions symmetrically disposed around the start point, and supplied to the vector calculator by the vector filter TV image motion vector evaluation device, characterized in that arranged to be. 제5항에 있어서, 상기 벡터 계산기는, 상기 최소차를 검사하는 최종 단계에 이어서, 그 최종 검사 단계에 의해 표시된 최종 위치에서 발생된 차이를, 수직 벡터값을 조정하기 위해 상하측에 대한 두 차이와 비교하고, 수평 벡터값을 조정하기 위해 좌우측에 대한 두 차이와 비교하는 다른 단계를 실행하도록 배열된 것을 특징으로 하는 텔레비젼 영상 움직임 벡터 평가 장치.6. The vector calculator of claim 5, wherein, after the final step of examining the minimum difference, the vector calculator calculates the difference generated at the final position indicated by the final inspection step, the two differences on the upper and lower sides to adjust the vertical vector value. And other steps for comparing the two differences on the left and right sides to adjust the horizontal vector value. 텔레비젼 방식 변환기에 있어서, 한 텔레비젼 방식의 입력 텔레비젼 신호의 연속 필드 사이의 움직임을 분석하기 위한 수단; 정지 화상을 효과적으로 재현하기 위해 상기 필드를 정렬하기 위한 수단과; 상이한 텔레비젼 방식의 요청된 출력 텔레비젼 신호를 유도하기 위해 상기 정지 화상을 이용하여 변환을 실행하는 수단을 포함하는 것을 특징으로 하는 텔레비젼 방식 변환기.A television type converter comprising: means for analyzing movement between continuous fields of an input television signal of a television type; Means for aligning the fields to effectively reproduce still images; Means for performing a conversion using said still picture to derive a desired output television signal of a different television system. 제7항에 있어서, 상기 필드를 정렬하기 위한 수단은 가변 지연 소자의 어드레스를 변화시켜 화상의 각각의 픽셀을 가장 인접한 라인 또는 샘플에 재배치하고, 화상의 각각의 픽셀을 한 라인의 일부와 한 샘플의 일부에 수직 및 수평적으로 재배치하도록 동작하는 텔레비젼 방식 변환기.8. The apparatus of claim 7, wherein the means for aligning the field changes the address of the variable delay element to relocate each pixel of the image to the nearest line or sample, and each pixel of the image to a portion of one line and one sample. Television-type converters operative to reposition vertically and horizontally to a portion of the device. 제8항에 있어서, 한 라인의 일부에 수직 재베치는 필드 당 4개의 탭을 가진 수직 보간기에 의해 실행되고, 한 샘플의 일부에 수평 재배치는 2개 또는 4개의 탭을 가진 수평 필터에 의해 실행되는 것을 특징으로 하는 텔레비젼 방식 변환기.9. The method of claim 8 wherein vertical rebatch on a portion of a line is performed by a vertical interpolator with four tabs per field and horizontal repositioning on a portion of a sample is performed by a horizontal filter with two or four tabs. TV system converter characterized in that. 제7항에 있어서, 상기 변환을 실행하는 수단은 수직/시간 보간을 행하는 보간기를 포함하고, 상기 텔레비젼 입력 신호는 초당 60 - 필드 586 - 라인의 텔레비젼 신호를 생성하는 시간축 보정기를 통하여 상기 보간기에 공급되는 것을 특징으로 하는 텔레비젼 방식 변환기.8. The apparatus of claim 7, wherein the means for performing the conversion comprises an interpolator for performing vertical / time interpolation, wherein the television input signal is fed to the interpolator through a time base corrector producing 60-field 586-line television signals per second. TV system converter characterized in that. 제10항에 있어서, 상기 텔레비젼 입력 신호는 초당 50 - 필드 625 - 라인의 신호이고, 상기 시간축 보정기는 4 - 필드 시간축 보정기이며, 상기 시간축 보정기의 출력은 4 - 필드 시프트 레지스터를 통하여 상기 보간기에 공급되는 것을 특징으로 하는 텔레비젼 방식 변환기.11. The television input signal of claim 10 wherein the television input signal is a 50-field 625-line signal per second, the time base corrector is a 4-field time base corrector, and the output of the time base corrector is fed to the interpolator through a 4-field shift register. TV system converter characterized in that. 제10항에 있어서, 상기 텔레비젼 입력 신호는 초당 60 - 필드 525 - 라인의 신호이고, 상기 시간축 보정기는 2 - 필드 시간축 보정기이며, 상기 시간축 보정기의 출력은 4 - 필드 시프트 레지스터를 통해서 상기 보간기에 공급되는 것을 특징으로 하는 텔레비젼 방식 변환기.11. The television input signal of claim 10 wherein the television input signal is a 60-field 525-line signal per second, the time base corrector is a 2-field time base corrector, and the output of the time base corrector is fed to the interpolator through a 4-field shift register. TV system converter characterized in that. 초당 50 - 필드 625 - 라인을 초당 60 - 필드 525 - 라인으로 변환하는 텔레비젼 방식 변환기에 있어서, 초당 50 - 필드 625 - 라인의 디지털 텔레비젼 입력 신호를 수신하는 4 - 필드 시간축 보정기; 상기 시간축 보정기의 출력에 접속되어 상기 텔레비젼 입력 신호의 움직임을 분석하는 움직임 분석기; 상기 시간축 보정기의 출력에 접속된 시프트 레지스터와; 상기 시프트 레지스터로부터 얻어진 샘플과 상기 움직임 분석기로부터 얻어진 화상 움직임 데이터에 따라 초당 필요한 60 - 필드 525 - 라인의 디지털 텔레비젼 출력 신호의 샘플을 생성하는 보간기와; 상기 생성된 샘플을 조합하여 상기 텔레비젼 출력 신호를 형성하는 2 - 필드 시간축 보정기를 포함하는 것을 특징으로 하는 텔레비젼 방식 변환기.A television based converter for converting 50-field 625-lines per second to 60-field 525-lines per second, comprising: a 4-field time base corrector for receiving a 50-field 625-lines digital television input signal per second; A motion analyzer connected to the output of the time base corrector for analyzing the motion of the television input signal; A shift register connected to an output of the time base corrector; An interpolator for generating a sample of a 60-field 525-line digital television output signal required per second according to a sample obtained from the shift register and picture motion data obtained from the motion analyzer; And a two-field time base corrector that combines the generated samples to form the television output signal. 제13항에 있어서, 상기 4 - 필드 시간축 보정기는 상기 텔레비젼 입력 신호로부터 초당 60 - 필드 585 - 라인의 텔레비젼 신호를 생성하여 상기 시프트 레지스터에 공급하는 것을 특징으로 하는 텔레비젼 방식 변환기.14. The television system of claim 13, wherein the four-field time base corrector generates a 60-field 585-line television signal per second from the television input signal and supplies it to the shift register. 제14항에 있어서, 상기 움직임 분석기는 상기 텔레비젼 입력 신호의 연속 필드에서 대응하는 픽셀 사이의 움직임에 따라 움직임 벡터를 생성하고, 정지 화상을 재현하기 위해 상기 연속 필드에 상기 픽셀을 효과적으로 정렬하도록 상기 움직임 벡터를 상기 보간기에 공급하는 것을 특징으로 하는 텔레비젼 방식 변환기.The motion analyzer of claim 14, wherein the motion analyzer generates a motion vector according to motion between corresponding pixels in a continuous field of the television input signal, and moves the motion to effectively align the pixels in the continuous field to reproduce a still image. And a vector system is supplied to the interpolator. 초당 60 - 필드 525 - 라인을 초당 50 - 필드 625 - 라인으로 변환하는 텔레비젼 방식 변환기에 있어서, 초당 60 - 필드 525 - 라인의 디지털 텔레비젼 입력 신호를 수신하는 2 - 필드 시간축 보정기; 상기 시간축 보정기의 출력에 접속되어 상기 텔레비젼 입력 신호의 움직임을 분석하는 움직임 분석기; 상기 시간축 보정기의 출력에 접속된 시프트 레지스터와; 상기 시프트 레지스터로부터 얻어진 샘플과 상기 움직임 분석기로부터 얻어진 화상 움직임 데이터에 따라 초당 필요한 50 - 필드 625 - 라인의 디지털 텔레비젼 출력 신호의 샘플을 생성하는 보간기와; 상기 생성된 샘플을 조합하여 상기 텔레비젼 출력 신호를 형성하는 4 - 필드 시간축 보정기를 포함하는 것을 특징으로 하는 텔레비젼 방식 변환기.A television based converter for converting 60-field 525-lines per second to 50-field 625-lines per second, comprising: a 2-field time base corrector receiving a 60-field 525-line digital television input signal per second; A motion analyzer connected to the output of the time base corrector for analyzing the motion of the television input signal; A shift register connected to an output of the time base corrector; An interpolator for generating a sample of a 50-field 625-line digital television output signal required per second according to a sample obtained from the shift register and picture motion data obtained from the motion analyzer; And a four-field time base corrector which combines the generated samples to form the television output signal. 제16항에 있어서, 상기 2 - 필드 시간축 보정기는 상기 텔레비젼 입력 신호로부터 초당 60 - 필드 585 - 라인의 텔레비젼 신호를 생성하여 상기 시프트 레지스터에 공급하는 것을 특징으로 하는 텔레비젼 방식 변환기.17. The television system of claim 16, wherein the two-field time base corrector generates a 60-field 585-line television signal per second from the television input signal and supplies it to the shift register. 제17항에 있어서, 상기 움직임 분석기는 상기 텔레비젼 입력 신호의 연속 필드에서 대응하는 픽셀 사이의 움직임에 따라 움직임 벡터를 생성하고, 정지 화상을 재현하기 위해 상기 연속 필드에 상기 픽셀을 효과적으로 정렬하도록 상기 움직임 벡터를 상기 보간기에 공급하는 것을 특징으로 하는 텔레비젼 방식 변환기.The motion analyzer of claim 17, wherein the motion analyzer generates a motion vector according to motion between corresponding pixels in a continuous field of the television input signal, and effectively moves the motion to align the pixels in the continuous field to reproduce a still image. And a vector system is supplied to the interpolator. 저속 움직임 처리기에 있어서, 디지털 텔레비젼 입력 신호를 수신하는 입력 회로; 상기 디지털 텔레비젼 입력 신호의 움직임을 분석하는 움직임 분석기; 상기 텔레비젼 입력 신호의 연속적인 상이한 필드를 보유하는 시프트 레지스터; 저속 움직임의 정도에 따라 요구된 저속 움직임 디지털 텔레비젼 출력 신호의 샘플, 상기 시프트 레지스터로부터 얻어진 샘플 및, 상기 움직임 분석기에 의해 생성된 화상 움직임 데이터를 생성하는 보간기와; 상기 생성된 샘플을 조합하여 상기 저속 움직임 텔레비젼 출력 신호를 형성하는 2 - 필드 시간축 보정기를 포함하는 것을 특징으로 하는 저속 움직임 처리기.A slow motion processor, comprising: an input circuit for receiving a digital television input signal; A motion analyzer for analyzing the motion of the digital television input signal; A shift register holding successive different fields of said television input signal; An interpolator for generating samples of the slow motion digital television output signal required according to the degree of slow motion, samples obtained from the shift register, and image motion data generated by the motion analyzer; And a two-field time base corrector that combines the generated samples to form the slow motion television output signal. 제19항에 있어서, 상기 입력 회로는 4 - 필드 시간축 보정기인 것을 특징으로 하는 저속 움직임 처리기.20. The slow motion processor of claim 19, wherein the input circuit is a four-field time base corrector. 제20항에 있어서, 상기 4 - 필드 시간축 보정기는 상기 텔레비젼 입력 신호로부터 초당 60 - 필드 585 - 라인의 텔레비젼 신호를 생성하여 상기 시프트 레지스터에 공급하는 것을 특징으로 하는 저속 움직임 처리기.21. The slow motion processor of claim 20, wherein the four-field time base corrector generates a 60-field 585-line television signal per second from the television input signal and supplies it to the shift register.

Images