KR970008530A - Surface-mount leadframes, semiconductor packages using the same, and manufacturing methods thereof - Google Patents

Surface-mount leadframes, semiconductor packages using the same, and manufacturing methods thereof Download PDF

Info

Publication number
KR970008530A
KR970008530A KR1019950019948A KR19950019948A KR970008530A KR 970008530 A KR970008530 A KR 970008530A KR 1019950019948 A KR1019950019948 A KR 1019950019948A KR 19950019948 A KR19950019948 A KR 19950019948A KR 970008530 A KR970008530 A KR 970008530A
Authority
KR
South Korea
Prior art keywords
leads
semiconductor package
lead frame
outer leads
wow
Prior art date
Application number
KR1019950019948A
Other languages
Korean (ko)
Inventor
이의재
김희석
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950019948A priority Critical patent/KR970008530A/en
Publication of KR970008530A publication Critical patent/KR970008530A/en

Links

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 표면 실장용 리드프레임 및 그를 이용한 반도체 패키지와 그 제조방법에 관한 것으로, 외부리드들이 반도체 패키지의 두께 방향에 대하여 위쪽으로 돌출되어 있어, 종래 기술의 반도체 패키지의 오부리드들이 그 반도체 패키지의 길이 방향으로 돌출된 것에 비하여 실장 밀도가 높으며, 또한 성형수지에 의해 노출된 오부리드들이 절단되지 않고 일체형으로 형성되어 있어서 그 외부리드들의 변형이 방지할 수 있으며, 상기 완성된 반도체 패키지가 전복된 상태로 실장되기 때문에 반도체 칩에서 발생되는 열이 다이패드를 통하여 용이하게 성형수지 밖으로 방출될 수 있는 구조로 되어 있어서 성형수지내의 잔류 열응력으로부터 반도체 페키지의 신뢰성을 보호할 수 있으며, 미리 절곡되고 도금이 된 리드프레임을 투입함으로써 반도체 패키지의 공정을 단순화 및 작업 생산성을 높일 수 있는 것을 특징으로 한다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a surface mount lead frame, a semiconductor package using the same, and a method of manufacturing the same, wherein external leads protrude upward in the thickness direction of the semiconductor package, so that the subsidiary parts of the semiconductor package of the prior art The mounting density is higher than that protruding in the longitudinal direction, and since the sub-leads exposed by the molding resin are integrally formed without cutting, the deformation of the external leads can be prevented, and the completed semiconductor package is overturned. Since the heat generated from the semiconductor chip can be easily discharged out of the molding resin through the die pad, it can protect the reliability of the semiconductor package from the residual thermal stress in the molding resin. The semiconductor package by inserting the lead frame And the process is characterized in that to increase the simplicity and productivity.

Description

표면 실장용 리드프레임 및 그를 이용한 반도체 패키지와 그 제조방법Surface-mount leadframes, semiconductor packages using the same, and manufacturing methods thereof

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음Since this is an open matter, no full text was included.

제1A도는 본 발명에 의한 표면 실장용 리드프레임의 개략 평면도, 제1B도는 제1A도의 A-A선 단면도, 제2A도는 본 발명에 의한 리드프레임을 이용한 반도체 패키지의 성형수지를 노출시킨 개략 평면도, 제2B도는 본 발명에 의한 리드프레임을 이용한 반도체 패키지의 저면 사시도.FIG. 1A is a schematic plan view of a surface mount leadframe according to the present invention, FIG. 1B is a cross-sectional view taken along line AA of FIG. 1A, and FIG. Figure 5 is a bottom perspective view of a semiconductor package using a lead frame according to the present invention.

Claims (13)

반도체 칩이 탑재되는 다이패드와; 그 다이패드에 탑재되는 반도체 칩상에 형성되어 있는 복수개의 본딩 패드에 대응되어 전기적으로 연결되는 내부리드들과; 표면 실장 밀도를 높이기 위해 그 내부리드들과 입체형이면서 그 내부리드들의 두께 방향으로 일부분이 돌출된 외부리드들과; 그 외부리드들을 지지하는 댐바를 갖는 것을 특징으로 하는 표면 실장용 리드프레임.A die pad on which a semiconductor chip is mounted; Internal leads electrically connected to a plurality of bonding pads formed on a semiconductor chip mounted on the die pad; Outer leads which are three-dimensional with the inner leads and protrude partly in the thickness direction of the inner leads to increase the surface mounting density; And a dam bar for supporting the external leads. 제1항에 있어서, 상기 외부리드들의 돌출된 형상이 ""인 것을 특징으로 하는 표면 실장용 리드프레임.The method of claim 1, wherein the protruding shape of the outer leads is " Lead frame for surface mounting. 제2항에 있어서, 상기 외부리드들의 돌출된 형상이 ""와, ""와, ""와, ""와, ""중의 어느 한 형상인 것을 특징으로 하는 표면 실장용 리드프레임.The method of claim 2, wherein the protruding shape of the outer leads is " "Wow, " "Wow, " "Wow, " "Wow, " "Lead frame for surface mounting, characterized in that any one of the shape. 제2항에 있어서, 상기 돌출된 외부리드가 성형공정이 완료된 패키지의 성형수지의 상부면으로 돌출할 수 있도록 돌출된 것을 특징으로 하는 표면 실장용 리드프레임.The surface mounting leadframe according to claim 2, wherein the protruding outer lead protrudes to protrude to the upper surface of the molding resin of the package in which the molding process is completed. 제1항에 있어서, 상기 내부리드들의 두께와 그 내부리드들에 일체형으로 대응되는 외부리드들의 두께가 동일한 것을 특징으로 하는 표면 실장용 리드프레임.The surface mount leadframe of claim 1, wherein the inner leads have the same thickness as the outer leads integrally corresponding to the inner leads. 제1항에 있어서, 상기 댐바의 두께가 상기 내부리드들의 두께와 상기 외부리드들의 두께에 비하여 얇은 것을 특징으로 하는 표면 실장용 리드프레임.The surface mount leadframe of claim 1, wherein the dam bar is thinner than the thickness of the inner leads and the thickness of the outer leads. 제1항에 있어서, 상기 댐바의 두께가 상기 내부리드들의 두께와 상기 외부리드들의 두께에 대하여 동일한 것을 특징으로 하는 표면 실장용 리드프레임.The surface mount leadframe of claim 1, wherein the dam bar has the same thickness as the inner leads and the outer leads. 복수개의 본딩패드들이 상면에 형성된 반도체 칩과; 그 본딩패드들과 대응되며 전기적 연결된 내부리드들과; 그 내부리드들과 일체형으로 형성된 외부리드들과; 상기 다이패드와 반도체 칩과 내부리드들과 외부리드들을 내재한 성형수지를 포함하며, 인쇠회로기판상에 실장되기 위하여 상기 외부리드들의 일부분이 상기 성형수지에 대하여 노출된 것을 특징으로 하는 표면 실장용 리드프레임을 이용한 반도체 패키지.A semiconductor chip having a plurality of bonding pads formed on an upper surface thereof; Internal leads corresponding to the bonding pads and electrically connected to the bonding pads; Outer leads formed integrally with the inner leads; And a molding resin in which the die pad, the semiconductor chip, the inner leads and the outer leads are embedded, and a portion of the outer leads is exposed to the molding resin in order to be mounted on a iron circuit board. Semiconductor package using leadframe. 제8항에 있어서, 상기 외부리드들의 돌출된 형상이 ""인 것을 특징으로 하는 표면 실장용 리드프레임을 이용한 반도체 패키지.The method of claim 8, wherein the protruding shape of the outer leads is " "Is a semiconductor package using a lead-mount for surface mounting. 제9항에 있어서, 상기 외부리드들의 돌출된 형상이 ""와, ""와, ""와, ""와, ""중의 어느 한 형상인 것을 특징으로 하는 표면 실장용 리드프레임을 이용한 반도체 패키지.The method of claim 9, wherein the protruding shape of the outer leads is " "Wow, " "Wow, " "Wow, " "Wow, " "Semiconductor package using the lead-frame for surface mounting which is any one of shape. 제9항에 있어서, 상기 돌출된 외부리드가 성형공정이 완료된 패키지의 성형수지의 상부면으로 돌출할 수 있도록 절곡된 것을 특징으로 한 표면 실장용 리드프레임을 이용한 반도체 패키지.10. The semiconductor package according to claim 9, wherein the protruding outer lead is bent to protrude to the upper surface of the molding resin of the package in which the molding process is completed. 표면 실장용 반도체 패키지를 제조하는 방법으로, 리드프레임의 외부리드들이 그 리드프레임의 두께방향 위쪽으로 절곡되어 있으며 그 외부리드들의 말단부에 도금막이 형성되게 기(旣)제작된 리드프레임을 투입하여, 그 리드프레임의 다이패드와 반도체 칩이 접착수단에 의해서 접착되는 다이접착 단계와; 패키지로부터 돌출된 댐바를 절단하여 개별의 반도체 패키지를 제조하는 단계를 포함하는 것을 특징으로 하는 표면 실장용 리드프레임을 이용한 반도체 패키지 제조방법.In the method of manufacturing a surface-mount semiconductor package, by inserting a lead frame prefabricated so that the outer leads of the lead frame is bent upward in the thickness direction of the lead frame and a plated film is formed on the ends of the outer leads, A die bonding step in which the die pad of the lead frame and the semiconductor chip are bonded by the bonding means; A method of manufacturing a semiconductor package using a surface mount lead frame, comprising the steps of: fabricating individual semiconductor packages by cutting the dam bars protruding from the packages. 제12항에 있어서, 상기 다이접착 단계의 기(旣)제작된 리드프레임의 외부리드들이 성형수지의 상부면으로 돌출할 수 있도록 절곡된 것을 특징으로 하는 표면 실장용 리드프레임을 이용한 반도체 패키지 제조방법.The method of claim 12, wherein the outer leads of the prefabricated lead frame in the die bonding step are bent to protrude to the upper surface of the molding resin. . ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.
KR1019950019948A 1995-07-07 1995-07-07 Surface-mount leadframes, semiconductor packages using the same, and manufacturing methods thereof KR970008530A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950019948A KR970008530A (en) 1995-07-07 1995-07-07 Surface-mount leadframes, semiconductor packages using the same, and manufacturing methods thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950019948A KR970008530A (en) 1995-07-07 1995-07-07 Surface-mount leadframes, semiconductor packages using the same, and manufacturing methods thereof

Publications (1)

Publication Number Publication Date
KR970008530A true KR970008530A (en) 1997-02-24

Family

ID=66526811

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950019948A KR970008530A (en) 1995-07-07 1995-07-07 Surface-mount leadframes, semiconductor packages using the same, and manufacturing methods thereof

Country Status (1)

Country Link
KR (1) KR970008530A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100819794B1 (en) * 2002-04-02 2008-04-07 삼성테크윈 주식회사 Lead-frame and method for manufacturing semi-conductor package using such
KR20140101686A (en) * 2013-02-12 2014-08-20 세이코 인스트루 가부시키가이샤 Resin-encapsulated semiconductor device and method of manufacturing the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100819794B1 (en) * 2002-04-02 2008-04-07 삼성테크윈 주식회사 Lead-frame and method for manufacturing semi-conductor package using such
KR20140101686A (en) * 2013-02-12 2014-08-20 세이코 인스트루 가부시키가이샤 Resin-encapsulated semiconductor device and method of manufacturing the same

Similar Documents

Publication Publication Date Title
US6812063B2 (en) Semiconductor package and fabricating method thereof
JP2875139B2 (en) Method for manufacturing semiconductor device
US7410834B2 (en) Method of manufacturing a semiconductor device
US6459148B1 (en) QFN semiconductor package
US20040217450A1 (en) Leadframe-based non-leaded semiconductor package and method of fabricating the same
US6534344B2 (en) Integrated circuit chip and method for fabricating the same
JPH04280664A (en) Lead fram for semiconductor device
US4278991A (en) IC Package with heat sink and minimal cross-sectional area
KR970008530A (en) Surface-mount leadframes, semiconductor packages using the same, and manufacturing methods thereof
JP2679848B2 (en) Semiconductor device
JP3134445B2 (en) Resin-sealed semiconductor device
JP2001267484A (en) Semiconductor device and manufacturing method thereof
KR100819794B1 (en) Lead-frame and method for manufacturing semi-conductor package using such
KR19990086280A (en) Semiconductor package
JPH0653399A (en) Resin-sealed semiconductor device
KR19990034731A (en) Lead-on chip lead frames and packages using them
KR200141125Y1 (en) Structure of lead frame
KR950006131Y1 (en) Semiconductor package lead frame
KR100537893B1 (en) Leadframe and multichip package using the same
KR200148118Y1 (en) Stacked semiconductor package
KR100726039B1 (en) Multi-layered lead frame and manufacturing method thereof
JP2000150761A (en) Resin sealed semiconductor device and its manufacture
KR200146684Y1 (en) Lead frame for heat dissipating
KR200286322Y1 (en) Semiconductor package
KR950008852B1 (en) Pccd type leadframe and method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application