KR970008522B1 - Method for detecting cpu pattern, and displaying device thereof - Google Patents

Abstract

The device of showing the kind of CPU has a decoder(10) of which input terminal is connected to the address signal line of the system bus, and the device also has the 1st, 2nd, and 3rd D type flip-flops(F1,DF2,DF3) of which clock input terminals are connected to the output terminal of the decoder(10) respectively, and of which preset input terminals are connected to source of voltage respectively and of which reset signal lines are connected to the clear input terminals respectively and of which input terminals(D) are connected to system bus data signal lines(D0-D2). And it has resistors(R1,R2,R3) of which terminals are connected to the output terminal(Q) of the 1st, 2nd, 3rd D type flip-flops(DF1,DF2,FD3) respectively and the luminous diodes(LED1,LED2,LED3) of which terminals are connected to the other terminal of resistors(R1,R2,R3) and of which the other terminals are grounded.

Description

CPU 종류의 감지방법과 그 표시장치CPU type detection method and display device

제1도는 이 발명의 실시예에 따른 CPU 종류의 감지방법의 동작 흐름도이고,1 is an operation flowchart of a CPU type detection method according to an embodiment of the present invention,

제2도는 이 발명의 실시예에 따른 CPU 종류의 표시장치의 상세 회로도이다.2 is a detailed circuit diagram of a CPU type display device according to an embodiment of the present invention.

이 발명은 중앙처리장치(Central Processing Unit, 이하 "CPU"라 한다) 종류의 감지방법과 그 표시장치에 관한 것으로서, 더욱 상세하게 말하자면 80487SX, 80486SX, 80486DX의 CPU를 지원하는 IBM PC(International Business Machine Personal Computer) 호환기종에서 CPU의 종류를 자동으로 감지하여 감지된 CPU의 종류에 맞는 해당 루틴(routine)을 수행하면서 동시에 CPU의 종류를 외부에 표시해주는 CPU종류의 감지방법과 그 표시장치에 관한 것이다.The present invention relates to a sensing method of a central processing unit (hereinafter referred to as a "CPU") type and a display device, and more specifically, an IBM PC (International Business Machine) that supports CPUs of the 80487SX, 80486SX, and 80486DX. Personal Computer) The present invention relates to a CPU type detection method and a display device that automatically detect a CPU type and perform a routine corresponding to the detected CPU type, and simultaneously display the CPU type externally. .

IBM PC 호환기종을 설계, 제작, 판매하는 업체에서는 제작공정의 효율화 및 다품종 소량 생산을 위한 FMS(Flexible Manufacturing System)에 대응하기 위해 PC를 모듈(module)별로 제작하는 방식이 하나의 추세로 되어 가고 있다.Companies that design, manufacture, and sell IBM PC-compatible models have become a trend to build PCs by modules to cope with the flexible manufacturing system (FMS) for streamlining the manufacturing process and producing small quantities of various products. have.

이러한 제작 방식으로서 PC의 전체 기능을 몇개의 세부 기능으로 구분하여 각 기능을 카드(card)로 제작하는 모듈 디자인 방식과, CPU칩을 교체함으로써 CPU의 기능을 변경할 수 있도록 한 칩업(chip-up) 디자인 방식이 있다.In this way of production, the overall design of the PC is divided into several detailed functions, and the module design method of making each function into a card, and the chip-up to change the function of the CPU by replacing the CPU chip. There is a design approach.

모듈 디자인 방식의 CPU 카드에는 CPU 뿐만 아니라 롬 바이오스(Read Only Memory Baisc Input Output System, ROM BIOS)도 같이 내장되어 있는데, 사용자가 PC의 CPU 종류를 변경하고자 할 경우에는 변경하고자 하는 CPU 종류를 지원할 수 있는 ROM BIOS로 변경을 해주어야 하므로 CPU 카드 전체를 교체해 주어야 하는 단점이 있다. 이러한 단점은 사용자가 CPU칩만을 교체하기를 원하는데도 CPU에 관련된 부수적인 회로 소자들까지 모두 교체해 주어야 함으로써 CPU 교체에 따른 비용의 증가를 발생시키는 문제점이 있다.In addition to the CPU, the module-designed CPU card has a built-in ROM BIOS (Read Only Memory Baisc Input Output System, ROM BIOS) .If you want to change the CPU type of your PC, you can support the CPU type you want to change. There is a disadvantage that the entire CPU card must be replaced because the ROM BIOS needs to be changed. This disadvantage is that even if the user wants to replace only the CPU chip, all the additional circuit elements related to the CPU have to be replaced, resulting in an increase in the cost of replacing the CPU.

이와 같은 문제점을 제거하기 위해 CPU칩만을 교체하여 PC의 CPU 종류를 변경할 수 있는 칩업 디자인 방식이 사용되고 있다. 그러나 상기한 칩업 디자인 방식에서는 사용자가 PC의 CPU 종류를 변경하기 위해 CPU칩을 교체한 경우에, 변경된 CPU에 맞는 타이밍 마진(timing margin)을 사용자가 직접 설정(setup) 해주어야 하는 불편함이 있다. 만약 사용자가 CPU칩을 변경한 후에 타이밍 마진을 새로이 설정하지 않거나 타이밍 마진을 잘못 설정한 경우에는 컴퓨터의 기능이 제대로 작동되지 않을 수가 있다. 이것은 사용자가 CPU를 교체하기 위해서는 CPU에 대해, CPU의 종류에 따를 세부 특성까지도 상세하게 알고 있어야 한다는 문제점을 발생시킨다.In order to eliminate such a problem, a chip-up design method that can change a CPU type of a PC by replacing only a CPU chip is used. However, in the chip-up design method, when the user replaces the CPU chip to change the CPU type of the PC, the user needs to manually set a timing margin for the changed CPU. If the user does not set the timing margin anew or change the timing margin incorrectly after changing the CPU chip, the computer function may not work properly. This causes a problem in that the user needs to know the detailed characteristics of the CPU in order to replace the CPU.

또한 종래의 CPU칩업 디자인 방식에서는 CPU의 종류를 외부에 표시하지 않음으로써, 사용자가 기존의 CPU 종류를 알기 위해서는 시스템의 케이스를 직접 열고 눈으로 확인해야 하는 단점이 있다.In addition, in the conventional CPU chip design method, since the CPU type is not displayed to the outside, the user needs to directly open the case of the system and check visually in order to know the existing CPU type.

따라서 이 발명의 목적은 상기한 종래의 단점을 해결하기 위한 것으로서, 인텔(Intel)사의 80487SX, 80486SX, 80486DX를 지원하는 IBM PC 호환기종에서 CPU의 종류를 자동으로 감지하여, 감지된 CPU의 종류에 맞는 해당 루틴을 수행하면서 동시에 감지된 CPU의 종류를 외부에 표시해주는 CPU 종류의 감지방법과 그 표시장치를 제공하는데 있다.Therefore, an object of the present invention is to solve the above-mentioned disadvantages, and automatically detects the type of CPU in an IBM PC compatible model that supports Intel's 80487SX, 80486SX, and 80486DX. The present invention provides a method of detecting a CPU type and a display device for displaying a CPU type detected externally while executing a corresponding routine.

상기한 목적을 달성하기 위한 수단으로서 이 발명의 구성은, 시스템 버스의 어드레스 신호선에 연결되어 입력된 어드레스 신호로부터 클럭 신호를 발생시키는 디코더(decoder)와; 상기한 디코더에 클럭 단자가 각각 연결되어, 클럭 신호의 상승 모서리(rising edge)에서 CPU의 종류를 나타내는 데이터신호를 출력하는 제1, 제2, 제3 D형 플립플롭(flip-flop)과; 상기한 제1, 제2, 제3 D형 플립플롭의 출력단자에 각각 연결된 저항과; 상기한 저항에 연결되어, CPU의 종류에 따라 선택되어 구동됨으로써 발광되는 발광수단으로 이루어진다.As a means for achieving the above object, a configuration of the present invention includes: a decoder connected to an address signal line of a system bus to generate a clock signal from an input address signal; First, second and third D-type flip-flops having clock terminals connected to the decoders to output data signals indicating types of CPUs at rising edges of the clock signal; Resistors connected to the output terminals of the first, second, and third D flip-flops, respectively; The light emitting unit is connected to the above resistor and is selected and driven according to the type of CPU to emit light.

상기한 목적을 달성하기 위한 수단으로서 이 발명의 다른 구성은, 롬바이오스 루틴이 시작되는 단계와; 타이머(timer)를 통해 CPU의 MP# 핀값이 1인지를 판단하는 단계와; CPU의 MP# 핀값이 1이 아닐 경우에 80487SX 루틴을 수행하는 단계와; CPU의 MP# 핀값이 1일 경우에 코프로세서(co-processor)의 컨트롤 레지스터(control register)의 값을 읽는 단계와; 읽어들인 코프로세서의 컨트롤 레지스터의 값이 37FH인지를 판단하는 단계와; 코프로세서의 컨트롤 레지스터의 값이 37FH일 경우에 80486DX 루틴을 수행하는 단계와; 코프로세서의 컨트롤 레지스터의 값이 37FH가 아닐 경우에 코프로세서의 컨트롤 레지스터의 값이 FFFFH인지를 판단하는 단계와; 코프로세서의 컨트롤 레지스터의 값이 FFFFH일 경우에 80486SX 루틴을 수행하는 단계와, 코프로세서의 컨트롤 레지스터의 값이 FFFFH가 아닐 경우에 CPU 종류에 대한 검출이 되지 않는다는 에러(error)상태를 표시하는 단계와; CPU 종류의 감지에 대한 처리를 모두 종료하고 다음 단계로 넘어가는 단계로 이루어진다.As another means of achieving the above object, another configuration of the present invention comprises the steps of: starting a rombios routine; Determining whether the MP # pin value of the CPU is 1 through a timer; Executing the 80487SX routine when the MP # pin value of the CPU is not 1; Reading a value of a control register of a co-processor when the MP # pin value of the CPU is 1; Determining whether the value of the control register of the read coprocessor is 37FH; Performing an 80486DX routine when the value of the control register of the coprocessor is 37FH; Determining whether the value of the control register of the coprocessor is FFFFH when the value of the control register of the coprocessor is not 37FH; Executing the 80486SX routine when the value of the coprocessor's control register is FFFFH, and displaying an error state that no CPU type is detected when the value of the coprocessor's control register is not FFFFH. Wow; End of all processing for the detection of CPU type, and proceed to the next step.

이하, 이 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 이 발명을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 이 발명의 가장 바람직한 실시예를 첨부된 도면을 참조로 하여 설명하기로 한다.Hereinafter, the most preferred embodiments of the present invention will be described with reference to the accompanying drawings so that those skilled in the art can easily implement the present invention.

제1도는 이 발명의 실시예에 따른 CPU 종류의 감지방법의 동작 흐름도이다.1 is a flowchart illustrating a method of detecting a CPU type according to an embodiment of the present invention.

제1도에 도시되어 있듯이 이 발명의 실시예에 따른 CPU 종류의 감지방법의 동작은, 롬바이어스 루틴이 시작되는 시작단계(100)와, 타이머를 통해 CPU의 MP# 핀값이 1인지를 판단하는 단계(120)와, CPU의 MP# 핀값이 1이 아닐 경우에 80486SX 루틴을 수행하는 단계(130)와, CPU의 MP# 핀값이 1일 경우에 코프로세서의 컨트롤 레지스터이 값을 읽는 단계(140)와, 읽어들인 코프로세서의 컨트롤 레지스터의 값이 37FH인지를 판단하는 단계(150)와, 코프로세서의 컨트롤 레지스터의 값이 37FH일 경우에 80486DX 루틴을 수행하는 단계(160)와, 코프로세서의 컨트롤 레지스터의 값이 37FH가 아닐 경우에 코프로세서의 컨트롤 레지스터의 값이 FFFFH인지를 판단하는 단계(170)와, 코프로세서의 컨트롤 레지스터의 값이 FFFFH일 경우에 80486SX 루틴을 수행하는 단계(180)와, 코프로세서의 컨트롤 레지스터의 값이 FFFFH가 아닐 경우에 CPU 종류에 대한 검출이 되지 않는다는 에러상태를 표시하는 단계(190)와, CPU 종류의 감지에 대한 처리를 모두 종료하고 다음 단계로 넘어가는 단계(200)로 이루어진다.As shown in FIG. 1, the operation of the CPU type detection method according to the embodiment of the present invention includes determining whether the MP # pin value of the CPU is 1 through a start step 100 at which the ROM bias routine is started and a timer. Step 120, the step 130 of performing the 80486SX routine when the MP # pin value of the CPU is not 1, and the step 140 of reading the value by the control register of the coprocessor when the MP # pin value of the CPU is 1 And determining whether the value of the control register of the coprocessor read is 37FH, and performing the operation of the 80486DX routine when the value of the control register of the coprocessor is 37FH (160), and controlling the coprocessor. Determining whether the value of the control register of the coprocessor is FFFFH (170) when the value of the register is not 37FH; and performing step 80180SX when the value of the control register of the coprocessor is FFFFH (180); Control level of the coprocessor When the value of the jitter is not FFFFH, a step 190 of displaying an error state indicating that the CPU type is not detected, and ending the processing for detecting the CPU type and proceeding to the next step 200 are carried out. .

제2도는 이 발명의 실시예에 따른 CPU 종류의 표시장치의 상세 회로도이다.2 is a detailed circuit diagram of a CPU type display device according to an embodiment of the present invention.

제2도에 도시되어 있듯이 이 발명의 실시예에 따른 CPU 종류의 표시장치의 구성은, 시스템 버스의 어드레스 신호선에 입력단자가 연결된 디코더(10)와, 상기한 디코더(10)의 출력단자에 각각 클럭입력단자(CLK)가 연결되고 전원전압(Vcc)에 각각 프리세트(preset) 입력단자(PRE)가 연결되고 리세트 신호선(RESET)에 각각 클리어(clear) 입력단자(CLR)가 연결되고 시스템 버스의 데이터 신호선(D0∼D2)에 각각 입력단자(D)가 연결된 제1, 제2, 제3 D형 플립플롭(F1,DF2,DF3)과, 제1, 제2, 제3 D형 플립플롭(DF1,DF2,DF3)의 출력단자(Q)에 각각 한쪽단자가 연결된 저항(R1,R2,R3)과, 저항(R1,R2,R3)의 다른 한쪽단자와 접지 사이에 각각 연결된 발광다이오드(LED1,LED2,LED3)로 이루어진다.As shown in FIG. 2, the configuration of the display device of the CPU type according to the embodiment of the present invention includes a decoder 10 having an input terminal connected to an address signal line of a system bus and an output terminal of the decoder 10 described above. The clock input terminal CLK is connected, the preset input terminal PRE is connected to the power supply voltage Vcc, and the clear input terminal CLR is connected to the reset signal line RESET, respectively. First, second, and third D-type flip-flops F1, DF2, and DF3 connected to the data terminals D0 to D2 of the bus, respectively, and first, second, and third D-type flip-flops. Resistor R1, R2, R3 having one terminal connected to output terminal Q of flops DF1, DF2, DF3 respectively, and a light emitting diode connected between the other terminal of resistors R1, R2, R3 and ground, respectively. It consists of (LED1, LED2, LED3).

이 발명의 실시예에서는 제1, 제2, 제3 D형 플립플롭(DF1,DF2,DF3)으로서 KS 74AHCT74칩(chip)을 사용하고 있으나, 이 발명의 기술적 범위는 여기에 한정되지 않는다.In the embodiment of the present invention, the KS 74AHCT74 chip is used as the first, second, and third D flip-flops DF1, DF2, and DF3. However, the technical scope of the present invention is not limited thereto.

상기한 구성에 의한, 이 발명의 실시예에 따른 CPU 종류의 감지방법 및 CPU 종류의 표시장치에 의한 작용은 다음과 같다.The operation of the CPU type detecting method and the CPU type display device according to the embodiment of the present invention by the above-described configuration is as follows.

CPU의 종류를 검출하는데 있어서 80487SX의 경우에는 MP#(Math Present) 핀이 있어서 전원이 인가되면 항상 액티브 로우(active low)상태가 된다. 따라서 시스템에 전원이 인가될 때 제일 먼저 동작하게 되는 롬바이어스는 POST(Power On Self Test) 부분의 루틴(110)에서 CPU의 MP# 핀값을 읽어들임으로써 다음의 판단단계(120)에서 현재의 CPU가 80487SX인지 아닌지를 비교 판단할 수가 있다. 즉 롬바이어스는 읽어들인 MP# 핀값이 1일 경우에는 CPU가 80487SX가 아닌 것으로 판단하고, 읽어들인 MP# 핀값이 1이 아닐 경우에는 CPU가 80487SX인 것으로 판단한다. MP# 핀값이 1이 아닐 경우에 롬바이어스는 80487SX 루틴(130)을 수행한 뒤에 다음 단계(200)로 넘어간다.In detecting the type of CPU, the 80487SX has an MP # pin (Math Present), which is always active low when power is applied. Therefore, when the system is powered on, the ROMBias, which operates first, reads the MP # pin value of the CPU from the routine 110 of the power on self test (POST) part, and then the current CPU is determined in the following determination step 120. Can determine whether or not is 80487SX. That is, if the MP # pin value read is 1, the CPU determines that the CPU is not 80487SX. If the MP # pin value is not 1, the ROM bias determines that the CPU is 80487SX. If the MP # pin value is not 1, the ROMBias performs the 80487SX routine 130 and then proceeds to the next step 200.

CPU의 MP# 핀값이 1일 경우에 현재의 CPU가 80487SX가 아니므로 롬바이어스는 다음 단계(140)에서 계속해서 코프로세서 컨트롤 레지스터의 값을 읽는다. 다음의 판단단계(150)에서 롬바이어스는 읽어들인 코프로세서 컨트롤 레지스터의 값이 37FH인지를 판단한다. 이상의 동작은 다음의 명령에 의해 수행될 수 있다.If the MP # pin value of the CPU is 1, the current CPU is not 80487SX, so the ROMBias continues reading the value of the coprocessor control register in the next step 140. In the next determination step 150, the ROM bias determines whether the read value of the coprocessor control register is 37FH. The above operation can be performed by the following command.

fninit ; 초기화fninit; reset

fstcw label ; 코프로세서의 컨트롤 레지스터의 값을 읽음fstcw label; Read the value of the coprocessor's control register

move x, labelmove x, label

cmp as, 37FH ; 80486DX 판별cmp as, 37 FH; 80486DX Determination

이때 ax 레지스터의 값이 37FH이면 롬바이어스는 80486DX 루틴(160)을 수행한 뒤에 다음 단계(200)로 넘어간다. 이것은 80486DX CPU에는 코프로세서가 내장되어 있으므로 리턴(return)값이 37FH가 되는 것을 이용한 것이다. 그러나 ax 레지스터의 값이 37FH가 아니면 롬바이어스는 계속해서 다음의 판단단계(170)에서 ax 레지스터의 값이 FFFFH인지를 판단한다. 이것은 80486SX의 경우에는 코프로세서가 없으므로 리턴값이 FFFFH가 되는 것을 이용한 것이다.If the value of the ax register is 37FH, the ROM bias performs the 80486DX routine 160 and then proceeds to the next step 200. This is because the 80486DX CPU has a built-in coprocessor, so the return value is 37FH. However, if the value of the ax register is not 37FH, the ROM bias continues to determine whether the value of the ax register is FFFFH in the next determination step 170. This is because the 80486SX has no coprocessor, so the return value is FFFFH.

코프로세서 컨트롤 레지스터의 값이 FFFFH가 아닐 경우에는 현재의 CPU가 80487SX, 80486DX, 80486SX가 모두 아니므로 롬바이어스는 CPU 검출에러 표시단계(190)에서 CPU 검출에러에 관한 메세지(message)를 화면으로 출력한 뒤에 홀드(hold) 상태가 된다. 그러나 코프로세서 컨트롤 레지스터의 값이 FFFFH일 경우에는 롬바이어스는 80486SX 루틴(180)을 수행한 뒤에 다음 단계(200)로 넘어간다.If the value of the coprocessor control register is not FFFFH, the current CPU is not 80487SX, 80486DX, or 80486SX. After that, it is held. However, if the value of the coprocessor control register is FFFFH, the ROMBias performs the 80486SX routine 180 and then proceeds to the next step 200.

이와 같은 방법으로 롬바이어스는 POST 부분의 루틴에서 CPU의 종류를 자동으로 감지한다.In this way, ROMBias automatically detects the type of CPU in the POST routine.

CPU의 종류가 감지되면 마이크로 프로세서는 감지된 CPU의 종류를 표시장치를 통해 외부로 표시한다. 시스템 프로그래머(system programmer)는 롬바이어스에 의해 감지된 CPU의 종류를 다음과 같은 명령을 통해 CPU 종류 표시장치에 나타낼 수 있다.When the type of CPU is detected, the microprocessor displays the detected type of CPU to the outside through the display device. The system programmer may indicate the type of CPU detected by the ROM bias on the CPU type display device through the following command.

out XX 01 ; 80486SX의 경우out XX 01; For 80486SX

out XX 02 ; 80487SX의 경우out XX 02; For 80487SX

out XX 04 ; 80486DX의 경우out XX 04; For 80486DX

여기서, XX는 임의의 예약된(reserved) I/O 어드레스임.Where XX is any reserved I / O address.

상기한 바와 같은 명령에 의해 마이크로 프로세서가 동작되면 마이크로 프로세서는 지정된 XX의 I/O 어드레스 장소로 데이터로 보내게 된다. 따라서 마이크로 프로세서로부터 어드레스 신호가 출력될 때마다 디코더(10)에 의해 해당 제1, 제2, 제3 D형 플립플롭(DF1,DF2,DF3)의 클럭 입력단자(CLK)로 클럭신호가 입력된다.When the microprocessor is operated by the instruction as described above, the microprocessor sends data to the I / O address location of the designated XX. Therefore, whenever the address signal is output from the microprocessor, the clock signal is input by the decoder 10 to the clock input terminal CLK of the first, second, and third D-type flip-flops DF1, DF2, and DF3. .

입력된 클럭신호(CLK)의 상승 모서리에서 제1, 제2, 제3 D형 플립플롭(DF1,DF2,DF3)은 입력신호(D)를 출력단자(Q)로 출력한다. 상기한 제1, 제2, 제3 D형 플립플롭(DF1,DF2,DF3)의 출력신호(Q)는 저항(R1,R2,R3)을 거쳐 해당 발광 다이오드(LED1,LED2,LED3)를 구동시킴으로써 CPU의 종류가 외부로 표시된다. 이 경우에 제1발광 다이오드(LED1)는 CPU가 80486SX임을 나타내고, 제2발광 다이오드(LED2)는 CPU가 80486SX임을 나타내고, 제3발광 다이오드(LED3)는 CPU가 80486DX임을 나타낸다.At the rising edges of the input clock signal CLK, the first, second, and third D-type flip-flops DF1, DF2, and DF3 output the input signal D to the output terminal Q. The output signals Q of the first, second, and third D flip-flops DF1, DF2, and DF3 drive the corresponding light emitting diodes LED1, LED2, and LED3 through resistors R1, R2, and R3. By doing so, the CPU type is displayed externally. In this case, the first light emitting diode LED1 indicates that the CPU is 80486SX, the second light emitting diode LED2 indicates that the CPU is 80486SX, and the third light emitting diode LED3 indicates that the CPU is 80486DX.

이상에서와 같이 이 발명의 실시예에서, 인텔사의 80487SX, 80486SX, 80486DX를 지원하는 IBM PC 호환기종에서 CPU의 종류를 자동으로 감지하여 감지된 CPU의 종류에 맞는 해당 루틴을 수행하면서 동시에 CPU의 종류를 외부에 표시해주는 효과를 가진 CPU 종류의 감지방법과 그 표시장치를 제공할 수가 있다.As described above, in the embodiment of the present invention, the IBM PC compatible model that supports Intel's 80487SX, 80486SX, 80486DX automatically detects the type of CPU and performs the corresponding routine for the detected type of CPU while simultaneously It is possible to provide a CPU type detection method and display device having the effect of displaying the externally.

Claims (2)

전원이 인가되면 롬바이어스 루틴을 시작하는 단계와; 타이머를 통해서 CPU의 MP# 핀값이 1인지를 판단하는 단계와; 상기한 CPU의 MP# 핀값이 1이 아닐 경우에 80487SX 루틴을 수행하는 단계와; 상기한 CPU의 MP# 핀값이 1일 경우에 코프로세서의 컨트롤 레지스터의 값을 읽어 들이는 단계와; 읽어들인 코프로세서의 컨트롤 레지스터의 값이 37FH인지를 판단하는 단계와; 상기한 코프로세서의 컨트롤 레지스터의 값이 37FH일 경우에 80486DX 루틴을 설정하여 수행하는 단계와; 상기한 코프로세서의 컨트롤 레지스터의 값이 37FH가 아닐 경우에 코프로세서의 컨트롤 레지스터의 값이 FFFFH인지를 판단하는 단계와; 코프로세서의 컨트롤 레지스터의 값이 FFFFH일 경우에 80486SX 루틴을 설정하여 수행하는 단계와; 코프로세서의 컨트롤 레지스터의 값이 FFFFH가 아닐 경우에 CPU 종류에 대한 검출이 되지 않는다는 에러상태를 표시하는 단계와; 표시가 끝나면, CPU 종류의 감지에 대한 처리를 종료하는 단계로 이루어지는 것을 특징으로 하는 CPU 종류의 감지방법.Starting a ROM bias routine when power is applied; Determining whether the MP # pin value of the CPU is 1 through a timer; Executing the 80487SX routine when the MP # pin value of the CPU is not 1; Reading a value of a control register of a coprocessor when the MP # pin value of the CPU is 1; Determining whether the value of the control register of the read coprocessor is 37FH; Setting and executing an 80486DX routine when the value of the control register of the coprocessor is 37FH; Determining whether the value of the control register of the coprocessor is FFFFH when the value of the control register of the coprocessor is not 37FH; Setting and executing an 80486SX routine when the value of the control register of the coprocessor is FFFFH; Displaying an error state that no CPU type is detected when the value of the control register of the coprocessor is not FFFFH; And when the display is finished, terminating the processing for detecting the CPU type. 중앙처리장치의 종류가 감지되면 이에 따라 시스템 버스로 중앙처리장치의 종류에 관한 데이터 신호 및 어드레스 신호를 출력하는 중앙처리장치와, 상기한 시스템 버스의 어드레스 신호선에 연결되어, 입력된 어드레스 신호로부터 클럭 신호를 발생시키는 디코더와; 상기한 디코더에 클럭단자가 각각 연결되어, 클럭신호와 상승 모서리에서 CPU의 종류를 나타내는 데이터 신호를 출력하는 제1, 제2, 제3 D형 플립플롭과, 상기한 제1, 제2, 제3 D형 플립플롭의 출력단자에 각각 연결되어 있는 저항과; 상기한 저항에 연결되어, CPU의 종류에 따라 선택되어 구동됨으로서 발광되는 발광수단으로 이루어지는 것을 특징으로 하는 CPU 종류의 표시장치.When the type of the central processing unit is detected, the central processing unit outputs a data signal and an address signal relating to the type of the central processing unit to the system bus, and is connected to the address signal line of the system bus and clocked from the input address signal. A decoder for generating a signal; First, second, and third D flip-flops for outputting a clock signal and a data signal indicating a type of CPU at a rising edge thereof, respectively; A resistor connected to each output terminal of the 3D flip-flop; And a light emitting means connected to the resistors and selected and driven according to the type of the CPU to emit light.