KR970008505A - Semiconductor package - Google Patents

Abstract

패키지 몸체에 하부면에 반도체 칩이나 다이패드등이 노출되어 있는 UTSOP형 반도체 패키지에서 외부리이드들이 패키지 몸체의 하부로 ㄷ자 형상으로 절곡되어 있으며, 상기 외부리이드들의 단부와 상기 노출된 반도체 칩이나 다이패드의 사이에 절연성 폴리머층을 개재시켜 상기 외부리이드들의 단부를 절연성 폴리머층과 접착시켜 반도체 패키지를 형성하였으므로, 외부리이드가 차지하는 실장면적이 감소되어 고밀도실장에 유리하고, 절연성 폴리머층에 의해 납땜 리플로우 공정시의 외부리이드와 반도체 칩이나 다이패드간의 단락을 방지하므로 공정수율 및 소자동작의 신뢰성을 향상시킬 수 있는 잇점이 있다.In the UTSOP-type semiconductor package in which a semiconductor chip or a die pad is exposed on the bottom surface of the package body, external leads are bent in a U shape at the bottom of the package body, and ends of the external leads and the exposed semiconductor chip or die pad are exposed. Since the semiconductor package is formed by bonding the ends of the outer leads with the insulating polymer layer through the insulating polymer layer, the mounting area occupied by the outer leads is reduced, which is advantageous for high density mounting, and the solder reflow is performed by the insulating polymer layer. Since the short circuit between the external lead during the process and the semiconductor chip or the die pad is prevented, there is an advantage that the process yield and the reliability of device operation can be improved.

Description

반도체 패키지Semiconductor package

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음Since this is an open matter, no full text was included.

제3도(A)는 본 발명의 일실시예에 따른 반도체 패키지의 단면도.3A is a cross-sectional view of a semiconductor package according to an embodiment of the present invention.

Claims (4)

사각형상의 다이패드 상에 실장되어 있는 반도체 칩과, 상기 다이패드의 주위로 소정간격 이격되어 있으므로 일정간격으로 배열되어 있는 다수의 리이드들과, 상기 리이드들의 일측과 상기 반도체 칩의 본딩패드들을 연결하는 본딩와이어들과, 상기 반도체칩과 와이어들을 감싸보호하며, 상기 다이패드의 이면을 노출시키는 패키지 몸체를 구비하는 반도체 패키지에 있어서, 상기 패키지 몸체의 외부로 돌출되어 있는 외부리이드들이 ㄷ자 형상으로 절곡되어 상기 노출된 다이패드의 이면까지 연장되어 있으며, 상기 다이패드의 이면과 외부리이드들리의 사이에 개재되어 있는 절연성 폴리머를 구비하는 반도체 패키지.A semiconductor chip mounted on a rectangular die pad, a plurality of leads arranged at regular intervals because they are spaced a predetermined distance around the die pad, and connecting one side of the leads to bonding pads of the semiconductor chip. A semiconductor package including a bonding wire, a package body surrounding and protecting the semiconductor chip and wires, and exposing a back surface of the die pad, wherein the outer leads protruding to the outside of the package body are bent into a U shape. And an insulating polymer extending between the exposed back surface of the die pad and interposed between the back surface of the die pad and the external leads. 제1항에 있어서, 상기 절연성 폴리머가 테이프 형상으로 접착되어 있는 것을 특징으로 하는 반도체 패키지.The semiconductor package according to claim 1, wherein the insulating polymer is bonded in a tape shape. 제1항에 있어서, 상기 절연성 폴리머가 납땜 리플로우 온도에 손상되지 않는 재질인 것을 특징으로 하는 반도체 패키지.The semiconductor package of claim 1, wherein the insulating polymer is made of a material which is not damaged by solder reflow temperature. 반도체 칩이 리이드들과 접착되어 실장되며, 상기 반도체 칩의 이면이 패키지 몸체의 외부로 노출되어 있는 반도체 패키지에 있어서, 상기 패키지 몸체의 외부로 돌출되어 있는 외부리이드들이 ㄷ자 형상으로 절곡되어 상기 노출된 반도체 칩의 이면까지 연장되어 있으며, 상기 반도체 칩의 이면과 외부리이드들리의 사이에 개재되어 있는 절연성 폴리머를 구비하는 반도체 패키지.In a semiconductor package in which a semiconductor chip is bonded and mounted with leads, and the back surface of the semiconductor chip is exposed to the outside of the package body, the external leads protruding out of the package body are bent into a U-shape and exposed. A semiconductor package which extends to the back surface of a semiconductor chip and has an insulating polymer interposed between the back surface of the semiconductor chip and external leads. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.