KR970006787B1 - Apparatus for multiplexing data - Google Patents
Apparatus for multiplexing data Download PDFInfo
- Publication number
- KR970006787B1 KR970006787B1 KR1019930029892A KR930029892A KR970006787B1 KR 970006787 B1 KR970006787 B1 KR 970006787B1 KR 1019930029892 A KR1019930029892 A KR 1019930029892A KR 930029892 A KR930029892 A KR 930029892A KR 970006787 B1 KR970006787 B1 KR 970006787B1
- Authority
- KR
- South Korea
- Prior art keywords
- low
- sequence information
- data
- information bits
- channel
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L5/00—Arrangements affording multiple use of the transmission path
- H04L5/02—Channels characterised by the type of signal
Abstract
Description
제1도는 일반적인 데이타 다중화 장치 구성도.1 is a block diagram of a general data multiplexing device.
제2도는 종래 데이타 다중화 장치 구성도.2 is a block diagram of a conventional data multiplexing device.
제3도는 채널 사용영역을 설명하기 위한 설명도.3 is an explanatory diagram for explaining a channel use area.
제4도는 제2도에 따른 데이타 다중화 포맷도.4 is a data multiplexing format diagram according to FIG.
제5도는 본 발명 데이타 다중화 장치 구성도.5 is a block diagram of a data multiplexing apparatus of the present invention.
제6도는 제5도에 따른 데이타 다중화 포멧도.6 is a data multiplexing format according to FIG.
제7도는 본 발명 오픈콜렉터 변환부의 실시예의 회로도.7 is a circuit diagram of an embodiment of the open collector converter of the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
100 : 가입자 접속부 101 : 순서정보 비트 발생부100: subscriber access unit 101: sequence information bit generator
102 : 오픈콜렉터 변환부 104 : 저속채널 다중화부102: open collector converter 104: low-speed channel multiplexer
본 발명은 데이타 다중화 장치에 관한 것으로, 특히 저속데이타를 채널에 다중화 시킬 경우 순서정보비트를 송출하는 저속채널을 별도로 지정하지 않고 각각의 저속채널 모두가 오픈콜렉터에 의한 순서정보비트를 송출할 수 있도록 하여 임의의 저속채널을 시스템으로부터 인출하거나 임의의 저속채널 장애시에도 다른 저속채널은 정상동작을 할 수 있도록 한 데이타 다중화 장치에 관한 것이다.The present invention relates to a data multiplexing apparatus. In particular, when multiplexing low-speed data into a channel, each low-speed channel transmits the sequence information bits by the open collector without specifying a low-speed channel for transmitting the sequence information bits. Therefore, the present invention relates to a data multiplexing apparatus that allows a low speed channel to be withdrawn from the system or another low speed channel to operate normally even when a low speed channel fails.
일반적으로 데이타 다중화 장치는 첨부된 도면 제1도에 도시된 바와 같이, 크게 가입자의 저속데이타를 채널을 이용하여 다중화하는 데이타 유니트(10)와, 상기 데이타 유니트(10)와 데이타를 인터페이스 하면서 채널을 다중화하고 선로신호를 정합하는 공통부 유니트(20)로 구성되었다.In general, as shown in FIG. 1, the data multiplexing apparatus generally includes a data unit 10 for multiplexing low-speed data of a subscriber using a channel, and a data interface between the data unit 10 and data. The common unit unit 20 multiplexes and matches the line signal.
상기에서 데이타 다중화 장치의 하나의 시스템은 24채널을 수용할 수 있고, 하나의 채널(ch1)은 20개의 저속 채널(Lch1~Lch20)을 수용할 수 있으므로 결론적으로 하나의 시스템은 최대 480개의 저속채널을 다중화하여 전송할 수 있다.In the above, one system of the data multiplexing device can accommodate 24 channels, and one channel (ch1) can accommodate 20 low-speed channels (Lch1 to Lch20). Consequently, one system has a maximum of 480 low-speed channels. Can be multiplexed and transmitted.
여기서 저속채널 데이타를 한개의 채널(ch1)에 다중화하는 방법은 저속가입자로부터 전송된 병렬데이타는 채널(ch1∼ch24)로 인가되고, 그 인가된 저속데이타는 정해진 순서에 따라 직렬데이타 형태로 다중화된다.Here, in the method of multiplexing the low-speed channel data to one channel (ch1), parallel data transmitted from the low-speed subscriber is applied to the channels (ch1 to ch24), and the applied low-speed data is multiplexed into serial data in a predetermined order. .
이와 같이 가입자의 저속데이타를 다중화하는 종래의 데이타 다중화 장치는 첨부된 도면 제2도에 도시된 바와 같이, 가입자와의 신호정합이 가능토록 하는 가입자접속부(1)와, 순서를 정하기 위한 순서정보 비트를 발생하는 순서정보비트 발생부(2)와, 상기 순서정보비트 발생부(2)로 부터 발생된 순서정보비트를 다중화된 데이타에 삽입여부를 결정하는 순서정보비트 전송결정부(4)와, 다중화된 데이타를 순서에 의해 정해진 시간에 송출하도록 채널전송시간을 결정하는 저속 채널 전송시간 결정부(14)와, 상기 순서정보비트 전송결정부(3) 및 저속채널 전송시간 결정부(4)의 출력에 따라 상기 가입자 접속부(1)에서 전송된 병령데이타를 다중화하여 출력하는 저속채널 다중화부(5)로 구성되어 있었다.In the conventional data multiplexing apparatus for multiplexing the low-speed data of the subscriber as described above, as shown in FIG. 2, the subscriber access unit 1 for signal matching with the subscriber and the order information bits for determining the order. A sequence information bit generation unit 2 for generating a sequence information, a sequence information bit transfer determination unit 4 for determining whether or not to insert sequence information bits generated from the sequence information bit generation unit 2 into multiplexed data; A low channel transmission time determiner 14 which determines a channel transfer time so as to transmit the multiplexed data at a predetermined time, and the sequence information bit transfer determiner 3 and the low speed channel transfer time determiner 4 The low-speed channel multiplexer 5 is configured to multiplex and output the parallel data transmitted from the subscriber access unit 1 according to the output.
이와 같이 구성된 종래 데이타 다중화 장치의 동작을 제1도, 제3도 및 제4도를 참조하여 상세히 설명하면 다음과 같다.The operation of the conventional data multiplexing device configured as described above will be described in detail with reference to FIGS. 1, 3, and 4 as follows.
먼저 각각의 가입자로부터 전송된 데이타를 다중화하기 위해서 순서정보 비트 발생부(2)는 순서를 정하는데 필요한 순서정보 비트를 발생하여 상기한 순서정보비트 전송결정부(3)에 입력시킨다.First, in order to multiplex the data transmitted from each subscriber, the order information bit generator 2 generates the order information bits necessary for determining the order and inputs the order information bits to the order information bit transmission decision unit 3 described above.
이에 따라 순서정보비트 전송결정부(3)는 정해진 율에 따라 순서정보 비트를 주기적으로 저속채널 다중화부(5)에 인가하여 순서정보 비트를 각 해당채널의 전단에 삽입하여 다중화할 수 있도록 한다.Accordingly, the order information bit transmission determination unit 3 periodically applies the order information bits to the low speed channel multiplexer 5 at a predetermined rate so that the order information bits can be inserted at the front end of each corresponding channel and multiplexed.
이에 따라 저속채널 다중화부(5)는 가입자 접속부(1)로 부터 전송된 각 채널(제1도의 Lch1~Lch20, 2Lch1~2Lch20) 참조로 부터 얻어진 병렬 데이타를 직렬 데이타로 다중화를 하게 되는데 그의 동작을 좀더 상세히 설명하면 다음과 같다.Accordingly, the low speed channel multiplexer 5 multiplexes the parallel data obtained from each channel (Lch1 to Lch20 and 2Lch1 to 2Lch20 in FIG. 1) transmitted from the subscriber access unit 1 into serial data. More detailed description is as follows.
각각의 저속채널(일예로써 제1도의 Lch1~Lch20)은 자신이 전송되는 위치에서만 데이타를 송출하게 되며 그외의 시간에서는 데이타의 송출을 중단한다.Each low-speed channel (eg, Lch1 to Lch20 in FIG. 1) transmits data only at the position where it is transmitted, and stops transmitting data at other times.
이때에는 다른 저속채널의 데이타가 송출이 된다.At this time, data of another low-speed channel is transmitted.
즉, 제3도에서 도시된 바와 같이 저속채널이 20개일 경우, 첫번째 저속채널(Lch1)의 사용영역은 1/20이며, 19/20는 다른 저속채널의 사용영역이고 각 영역의 주기는 동일하다.That is, as shown in FIG. 3, when there are 20 low speed channels, the use area of the first low speed channel Lch1 is 1/20, and 19/20 is the use area of another low speed channel, and the period of each area is the same. .
만약 20개 모두의 저속채널이 비사용일 경우 해당영역은 모두 비사용영역으로 남게 된다.If all 20 low-speed channels are unused, the corresponding area remains unused.
따라서 저속채널 다중화부(5)는 상기한 순서정보 비트 전송결정부(3)로 부터 순서정보 비트가 인가되면, 각 채널의 전단에 상기한 순서정보비트(제4도의 S1,S2,S3)를 다중화하고, 그 순서정보 비트가 위치하는 해당채널의 데이타 영역에 순서에 의거 데이타를 다중화한다.Therefore, when the sequence information bits are applied from the sequence information bit transfer determination unit 3, the low speed channel multiplexer 5 transmits the sequence information bits (S1, S2, S3 in FIG. 4) to the front of each channel. The data is multiplexed in order based on the data area of the corresponding channel where the sequence information bits are located.
여기서 순서정보비트(3)는 주기적으로 발생되며, 가입자 접속부(1)의 채널 데이타에 무관하게 순서대로 발생된다.The order information bits 3 are generated periodically, and are generated in sequence regardless of the channel data of the subscriber access unit 1.
이와 같이 하여 저속채널 데이타를 20개 모두 다중화하면 상기한 저속채널 전송시간 결정부(4)에서 결정된 전송시간에 의거 다중화한 데이타를 후단으로 전송하게 된다.In this way, when all 20 low-speed channel data are multiplexed, the data multiplexed on the basis of the transmission time determined by the low-speed channel transmission time determiner 4 is transmitted to the next stage.
제4도는 상기와 같이 데이타를 다중화하는 일예로써, 먼저 순서정보비트에 따라 (a)처럼 첫번째 순서정보비트(S1)가 채널의 전단에 다중화되고 이어서 첫번째 저속채널(Lch1)의 전송데이타가 다중화된다.4 is an example of multiplexing data as described above. First, according to the order information bits, the first order information bits S1 are multiplexed at the front end of the channel as shown in (a), and then the transmission data of the first low-speed channel Lch1 is multiplexed. .
이후 (b)에 도시한 바와 같이, 두번째 순서정보비트(S2)가 상기한 첫번째 저속채널(Lch1)의 전송데이타 다음 영역에 다중화되고 이어서 두번째 저속채널(Lch2)의 전송데이타가 다중화된다.Thereafter, as shown in (b), the second order information bit S2 is multiplexed in the region next to the transmission data of the first low speed channel Lch1, and then the transmission data of the second low speed channel Lch2 is multiplexed.
이후 상기와 같은 방법으로 세번째 저속채널(Lch3)의 데이타가 순서정보비트(S3) 다음으로 다중화되는데, (c)에 도시된 바와 같이 세번째 저속채널(Lch3)의 전송데이타가 없을 경우 (d)에 도시된 바와 같이 세번째 저속채널(Lch3)의 전송데이타의 다중화 영역을 비워두고, 다음채널의 전송데이타가 다중화된다.Thereafter, the data of the third low speed channel Lch3 is multiplexed after the sequence information bits S3 in the same manner as described above, and when there is no transmission data of the third low speed channel Lch3 as shown in (c), As shown, the multiplexed region of the transmission data of the third low-speed channel Lch3 is left blank, and the transmission data of the next channel is multiplexed.
이와 같이 하여 저속채널(Lch1~Lch20)이 모두 다중화 되면 상기한 전송시간 결정에 따라 직렬로 전송을 하게 된다.In this manner, when all of the low-speed channels Lch1 to Lch20 are multiplexed, serial transmission is performed according to the transmission time determination.
그러나 이러한 종래 데이타 다중화장치는 순서정보 비트에 따라 저속채널 데이타를 다중화하게 되는데, 이때 순서정보 비트를 발생하는 저속채널의 회로를 시스템으로 부터 인출하거나 장애가 발생하게 되면 순서정보비트의 상실로 인해 다른 저속채널데이타도 다중화를 할 수 없게 되는 문제점이 있었다.However, such a conventional data multiplexer multiplexes the low-speed channel data according to the sequence information bits. At this time, when the circuit of the low-speed channel generating the sequence information bits is fetched from the system or a failure occurs, other low-speed data is lost due to the loss of the sequence information bits. There was also a problem that channel data cannot be multiplexed.
따라서 본 발명의 목적은 저속데이타를 채널에 다중화 시킬 경우 순서정보 비트를 송출하는 저속채널을 별도로 지정하지 않고 각각의 저속채널 모두가 오픈콜렉터에 의한 순서정보 비트를 송출할 수 있도록 하여 임의의 저속채널을 시스템으로 부터 인출하거나 임의의 저속채널 장애시에도 다른 저속채널은 정상동작을 하도록 한 데이타 다중화 장치를 제공함에 있다.Accordingly, an object of the present invention is to provide an arbitrary low-speed channel by allowing each low-speed channel to transmit the sequence information bits by the open collector without specifying a low-speed channel for transmitting the sequence information bits when multiplexing the low-speed data into the channel. It is to provide a data multiplexing device in which other low-speed channels operate normally even when the system is withdrawn from the system or any low-speed channel fails.
이러한 본 발명의 목적은 가입자와의 신호정합을 하고 순서정보 비트를 발생하는 가입자 접속수단과, 다중화 순서를 정하는 순서정보비트를 발생하는 순서정보비트 발생수단과, 상기 순서정보비트 발생수단에서 발생한 순서정보비트와 상기 가입자 접속 수단에서 발생한 순서정보비트와의 전기적 충돌을 방지하는 오픈콜렉터 변화수단과, 상기 오픈콜렉터 변화수단에 의한 순서정보비트 제어에 따라 상기 가입자 접속수단으로 부터 전송되는 저속채널 데이타를 다중화하고 저속채널 전송시간 결정수단에서 결정된 전송시간에 따라 그 다중화한 데이타를 직렬 데이타로 전송하는 저속 채널 다중화 수단을 구비함으로써 달성되는 것으로, 이하 본 발명을 첨부한 도면에 의거 상세히 설명하면 다음과 같다.The object of the present invention is subscriber access means for signal matching with subscribers and generating order information bits, order information bit generating means for generating order information bits for multiplexing order, and the order generated by said order information bit generating means. Open collector changing means for preventing electrical collision between information bits and sequence information bits generated by the subscriber access means, and low-speed channel data transmitted from the subscriber access means under control of the order information bits by the open collector changing means. It is achieved by providing a low speed channel multiplexing means for multiplexing and transmitting the multiplexed data as serial data according to the transmission time determined by the low speed channel transmission time determining means. Hereinafter, the present invention will be described in detail with reference to the accompanying drawings. .
제5도는 본 발명 데이타 다중화 장치 구성도로서, 이에 도시한 바와 같이 가입자와의 신호정합을 하고 순서정보 비트를 발생하는 가입자 접속부(100)와, 다중화 순서를 정하는 순서정보비트를 발생하는 순서정보비트 발생부(101)와, 상기한 순서정보 비트발생부(101)에서 발생한 순서정보비트와, 상기 가입자 접속부(100)에서 발생한 순서정보비트와의 전기적 충돌을 방지하는 오픈콜렉터 변환부(102)와, 상기 오픈콜렉터 변환부(102)에 의한 순서정보 비트에 따라 상기 가입자 접속부(100)로부터 전송되는 저속채널데이타를 다중화하고 저속채널 전송시간 결정부(103)에서 결정된 전송시간에 따라 그 다중화된 데이타를 직렬 데이타로 전송하는 저속채널 다중화부(104)로 구성한다.5 is a block diagram of a data multiplexing apparatus according to the present invention. As shown in FIG. 5, a subscriber access unit 100 that performs signal matching with a subscriber and generates sequence information bits, and sequence information bits for generating sequence information bits for determining a multiplexing order. An open collector converter 102 for preventing an electrical collision between the generator 101, the sequence information bits generated by the sequence information bit generator 101, and the sequence information bits generated by the subscriber access unit 100; And multiplexing the low-speed channel data transmitted from the subscriber access unit 100 according to the sequence information bits by the open collector conversion unit 102 and the multiplexed data according to the transmission time determined by the low-speed channel transmission time determining unit 103. Is composed of a low-speed channel multiplexer 104 for transmitting serial data.
이와 같이 구성한 본 발명 데이타 다중화 장치의 작용, 효과를 첨부한 도면 제1도와 제6도를 참조하여 상세히 설명하면 다음과 같다.The operation and effects of the data multiplexing device of the present invention configured as described above will be described in detail with reference to FIGS. 1 and 6.
종래와 같이 순서정보 비트 발생부(2)는 데이타의 다중화 순서를 정하기 위한 순서정보비트를 발생한다.As in the prior art, the order information bit generator 2 generates order information bits for determining the multiplexing order of data.
아울러 가입자 접속부(100)내의 각각의 저속채널(Lch1~Lch20)도 순서정보비트를 발생함과 아울러 전송할 데이타를 출력한다.In addition, each of the low-speed channels Lch1 to Lch20 in the subscriber access unit 100 generates sequence information bits and outputs data to be transmitted.
이와 같이 가입자 접속부(100)내의 각각의 저속채널(Lch1~Lch20)로부터 발생한 순서정보에 따라 저속채널 다중화부(104)는 종래와 같이 채널의 전단에 순서정보비트를 다중화하고 이어서 해당 저속채널의 전송데이타를 다중화하게 되고, 이후 저속채널 전송시간 결정부(103)에서 결정된 전송시간에 따라 그 다중화한 데이타를 직렬 데이타로 전송을 하게 된다.As described above, the low-speed channel multiplexing unit 104 multiplexes the sequence information bits in front of the channel according to the sequence information generated from each of the low-speed channels Lch1 to Lch20 in the subscriber connection unit 100, and then transmits the low-speed channel. After the data is multiplexed, the multiplexed data is transmitted as serial data according to the transmission time determined by the low speed channel transmission time determiner 103.
제6도의 (a) 내지 (c)는 상기와 같이 순서정보 비트의 충돌없이 정상적으로 전송데이타를 다중화한 포멧을 나타낸다.(A) to (c) of FIG. 6 show a format in which transmission data is normally multiplexed without collision of sequence information bits as described above.
만약, 가입자 접속부(100)내의 각각의 저속채널(Lch1~Lch20)로 부터 발생한 순서정보 비트가 동일한 위치에서 발생하게 되면, 순서정보 비트의 출력은 전기적인 충돌이 발생하게 된다.If the sequence information bits generated from each of the low-speed channels Lch1 to Lch20 in the subscriber connection unit 100 are generated at the same position, the output of the sequence information bits may cause an electric collision.
따라서 본 발명은 이를 방지하기 위해 입력상태가 하이(1)인 경우 그 출력은 고임피던스(High Impedance)가 되는 오픈콜렉터를 이용하여 오픈콜렉터 변환부(102)에서 순서정보비트 발생부(101)에서 발생된 순서정보 비트에 의거하여 순서정보 비트의 충돌을 방지하게 된다.Therefore, in order to prevent this, when the input state is high (1), the output of the sequence information bit generator 101 in the open collector converter 102 uses an open collector whose output is high impedance. The collision of the order information bits is prevented based on the generated order information bits.
여기서 오픈콜렉터란 입력이 0이면 출력 역시 0이 되나 입력이 1인 경우는 일반 버퍼게이트와 달리 1이 아닌 개방상태가 되는 전기회로를 말한다.Here, the open collector means that if the input is 0, the output is also 0, but if the input is 1, unlike the general buffer gate, it is an electric circuit that is open rather than 1.
각각의 저속채널의 순서정보비트 발생부에 오픈콜렉터 회로를 부가하여 구성한 회로는 제7도와 같다.A circuit formed by adding an open collector circuit to the sequence information bit generator of each low speed channel is shown in FIG.
이 회로의 동작 원리는 각각의 저속채널(Lch1~Lch20)에서 생성된 순서정보비트는 동일한 형태의 신호로서 이 신호가 오픈콜렉터에 인가되면 순서정보비트의 상태가 1일 경우 각각의 저속채널(Lch1~Lch20)의 오픈 콜렉터의 출력은 개방상태이나 풀업저항(R)에 의하여 1이되며 순서정보비트가 0일 경우 저속채널(Lch1~Lch20)의 출력은 모두 0이 된다.The operation principle of this circuit is that the sequence information bits generated in each of the low speed channels Lch1 to Lch20 are the same type of signals. When the signal is applied to the open collector, if the state of the sequence information bits is 1, each low speed channel Lch1 The output of the open collector of ~ Lch20 becomes 1 due to the open state or the pull-up resistor R, and when the sequence information bit is 0, the outputs of the low-speed channels Lch1 to Lch20 all become 0.
즉 오픈콜렉터의 출력은 0과 개방의 상태만 존재하기 때문에 여러개의 출력이 묶여 있더라도 전기적인 충돌은 일어나지 않는다.In other words, since the output of open collector has only 0 and open state, there is no electric collision even if several outputs are tied together.
따라서 이러한 순서정보비트의 충돌을 방지함으로써 저속채널 다중화부(104)는 상기한 가입자 접속부(100)로 부터 얻어진 각각의 저속채널에 해당하는 순서정보비트 및 전송데이타를 다중화하게 되고, 그 다중화한 데이타를 저속채널 전송시간 결정부(103)에서 결정된 전송시간에 따라 직렬데이타로 전송을 하게 되는 것이다.Therefore, by preventing the collision of the sequence information bits, the low speed channel multiplexer 104 multiplexes the sequence information bits and transmission data corresponding to each of the low speed channels obtained from the subscriber access unit 100, and the multiplexed data. Is transmitted as serial data according to the transmission time determined by the low speed channel transmission time determiner 103.
이상에서 상세히 설명한 바와 같이 본 발명은 종래와 같이 순서정보 비트를 발생하는 저속채널을 따로 정하지 않고 각각의 저속채널 자체에서 순서정보 비트를 발생할 수 있기에 임의의 저속채널의 장애나 시스템으로부터 인출시에도 다른 저속채널은 정상동작을 수행할 수 있는 효과가 있다.As described in detail above, the present invention can generate sequence information bits in each of the low-speed channels without separately setting the low-speed channel generating the sequence information bits as in the prior art, and thus, even when a low-speed channel is interrupted or is withdrawn from the system, The low speed channel has the effect of performing normal operation.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930029892A KR970006787B1 (en) | 1993-12-27 | 1993-12-27 | Apparatus for multiplexing data |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930029892A KR970006787B1 (en) | 1993-12-27 | 1993-12-27 | Apparatus for multiplexing data |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950022340A KR950022340A (en) | 1995-07-28 |
| KR970006787B1 true KR970006787B1 (en) | 1997-04-30 |
Family
ID=19372891
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930029892A KR970006787B1 (en) | 1993-12-27 | 1993-12-27 | Apparatus for multiplexing data |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970006787B1 (en) |
-
1993
- 1993-12-27 KR KR1019930029892A patent/KR970006787B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR950022340A (en) | 1995-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH077935B2 (en) | Time division demultiplexer | |
| KR880001123A (en) | Circuit switch information and packet information transmission and reception apparatus and transmission and reception method | |
| EP0121410B1 (en) | Bus-configured local area network with data exchange capability | |
| KR850700204A (en) | Data communication interface and its operation method | |
| US4757521A (en) | Synchronization method and apparatus for a telephone switching system | |
| US4090035A (en) | Line access module | |
| US4639909A (en) | Digital signal distributor | |
| US4516236A (en) | Full-duplex transmission of bit streams serially and in bit-synchronism on a bus between two terminals. | |
| US4551830A (en) | Apparatus for providing loopback of signals where the signals being looped back have an overhead data format which is incompatible with a high speed intermediate carrier overhead format | |
| US5305322A (en) | Phase alignment circuit for stuffed-synchronized TDM transmission system with cross-connect function | |
| KR970006787B1 (en) | Apparatus for multiplexing data | |
| US20060209679A1 (en) | Transceiver, optical transmitter, port-based switching method, program, and storage medium | |
| KR960705428A (en) | SYNCHRONIZING CIRCUIT ARRANGEMENT | |
| US20010021203A1 (en) | Data transmission and reception system, data transmitter and data receiver | |
| KR100383897B1 (en) | Clock Signal Supply | |
| US5481215A (en) | Coherent multiplexer controller | |
| JPS61292434A (en) | Buffer memory | |
| KR100443014B1 (en) | Apparatus for data transmission between different clock using dual-port RAM | |
| US5020053A (en) | Channel access system | |
| JPS6320931A (en) | Data transmission equipment | |
| KR930003200B1 (en) | Catv signal processing apparatus | |
| JP3082793B2 (en) | Timing adjustment method for parallel optical transmission equipment | |
| EP0203551B1 (en) | Pcm communication apparatus | |
| JP2776133B2 (en) | Sending end switching method | |
| KR100202991B1 (en) | Duplication circuit for matching apparatus between device and time slot of switching system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050628 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |