KR970006216B1 - 반도체 소자의 필드 산화막 형성방법 - Google Patents
반도체 소자의 필드 산화막 형성방법 Download PDFInfo
- Publication number
- KR970006216B1 KR970006216B1 KR1019940004788A KR19940004788A KR970006216B1 KR 970006216 B1 KR970006216 B1 KR 970006216B1 KR 1019940004788 A KR1019940004788 A KR 1019940004788A KR 19940004788 A KR19940004788 A KR 19940004788A KR 970006216 B1 KR970006216 B1 KR 970006216B1
- Authority
- KR
- South Korea
- Prior art keywords
- dce
- oxide film
- gas atmosphere
- temperature
- field oxide
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
- H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Formation Of Insulating Films (AREA)
Abstract
내용 없음.
Description
본 발명은 반도체 소자의 필드 산화막 형성방법에 관한 것으로, 특히 웨이퍼 장착 후 푸시(push)단계에서 N2양은 증가시키고 O2양을 감소시켜 산화막의 성장을 최소화시키고 온도상승 및 안정화 단계인 필드 산화막 형성 초기단계에서 DCE(Dichloroethylene)을 첨가하여 염소(Cl)를 생성시키고 습식산화공정시 DCE의 양을 증가시키므로써 실리콘-댕글링 본드(Si-Dangling Bond) 및 실리콘 표면(Si-Surface)의 금속성 불순물(Metallic Impurity)이 제거되어 균일(Uniform)한 산화막이 성장되도록 한 반도체 소자의 필드 산화막 형성방법에 관한 것이다.
일반적으로 반도체 소자의 필드 산화막 형성은 필드 산화막을 형성할 웨이퍼를 반응로에 장착하고 온도상승 및 안정화 단계를 거쳐 건식 및 습식 산화공정을 진행한 다음 O2및 N2가스로 정화(Purge)시키고 온도하강후 꺼내어 냉각시키는 단계로 이루어지는데, 하기의 〈표 1〉을 통해 종래 반도체 소자의 필드 산화막 성장방법을 설명하면 다음과 같다.
상기 〈표 1〉에 의하면, N: O=10 : 1 SLPM(Standard Litter Per Minute)인 가스분위기 및 800℃ 온도상태의 반응로에 필드 산화막을 형성할 웨이퍼를 장착시키는 제1 및 제2장착 단계를 거쳐 상기 반응로의 온도를 1100℃로 상승사킨 후 안정화시키고 O: TCA=8 : 0.25 SLPM인 가스분위기에서 건식 산화공정을 진행한 다음 상기 TCA를 제거시키고 O: H=6 : 9 SLPM인 가스분위기에서 습식 산화공정을 진행한 후 O및 H퍼지단계를 거쳐 온도를 800℃로 하강시키고 꺼내어 냉각하므로써 필드산화막이 형성된다. 그런데 초기단계(제1 및 제2장착 및 온도상승단계)에서 산화막이 많이 성장되고, 안정화 단계까지 성장된 산화막에는 실리콘 기판의 결합(Defect) 및 고온의 상태에서 산화막쪽으로 확산(Deffusion)된 금속성 불순물이 함유되며, 산화제(Oxidant)만이 공급되기 때문에 산화제의 점도(Viscosity)가 증가되면서 침전으로 인해 산화막이 균일하게 성장하지 못하여 스트레스(Stress)시 절연파괴(Break down)의 원인이 된다. 또한 이 산화막이 불완전한 실리콘-댕글링 본드를 형성시키는 원인이 된다.
건식 및 습식산화 단계에서는 O및 TCA를 주입(CHCl+20→3HCl+2CO생성)하므로써 염소(Cl)가 생성되어 상기 산화막에 대한 처리가 되고 있으나 상기 주입되는 TCA의 양이 적어 상기한 단점이 효과적으로 해결되지 못한다.
따라서 본 발명은 웨이퍼 장착 후 푸시(push) 단계에서 N양은 증가시키고 O양을 감소시켜 산화막의 성장을 최소화 시키고 온도상승 및 안정화 단계인 필드 산화막 형성 초기단계에서 DCE(Dichloroethylene)을 첨가하여 염소(Cl)를 생성시키고 습식산화공정시 DCE의 양을 증가시키므로써 상기한 단점을 해소할 수 있는 반도체 소자의 필드 산화막 형성방법을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명은 N: NA : O가스 분위기하의 반응로에 필드 산화막을 형성시키기 위한 웨이퍼를 장착시키는 단계와, 상기 단계로부터 산화막의 성장을 최대한 억제시키기 위한 N양이 증가되고 O양은 감소된 N: O가스 분위기로 푸시된 후 DCE가 첨가된 N: O: DCE 가스 분위기에서 온도를 상승시키고 안정화 시키는 단계와, 상기 단계로부터 N가스가 제거된 O: DCE 가스 분위기에서 소정의 시간동안 건식 산화공정을 진행하는 단계와, 사익 단계로부터 DCE를 증가시킨 N: O: DCE 가스 분위기에서 습식 산화공정을 진행하고 O및 N정화를 거친다음 온도를 하강시킨 후 꺼내어 냉각시키는 단계로 이루어지는 것을 특징으로 한다.
이하, 본 발명을 상세히 설명하기로 한다.
실리콘-댕글링 본드 및 실리콘 표면의 금속성 불순물이 제거되어 균일한 산화막이 성장되도록 하는 본 발명에 따른 반도체 소자의 필드 산화막 형성방법을 상기의 〈표 2〉를 참조하여 설명하면 다음과 같다.
상기 〈표 2〉에 의한 본 발명에 따른 반도체 소자의 필드 산화막 형성방법은 800 내지 850℃ 온도 및 N: NA : O=10 : 30 : 1 SLPM 비율로 주입된 가스분위기의 반응로에 필드 산화막을 형성시키기 위한 웨이퍼를 장착시키고 산화막의 성장을 최대한 억제시키기 위해 N양은 감소된 N: O=20 : 0.5 SLPM인 가스 분위기로 푸시(push)된 후 DCE가 첨가되어 N: O: DCE=20 : 0.5 : 0.47 SLPM 인 가스분위기에서 온도를 1100 내지 1150℃로 상승시키고 안정화시킨 다음 N가스오 제거된 O: DEC=8 : 0.47 SLPM의 가스 분위기에서 소정의 시간동안 건식산화 공정을 진행시킨 상태에서 DCE를 예를들어 3 내지 5% 증가시켜 O: H: DCE=6 : 9 : 0.47 내지 0.68 SLPM의 가스 분위기에서 습식산화 공정을 진행시킨 다음 O및 N정화(Purge)를 거치고 온도를 800 내지 850℃로 강하시키므로써 필드 산화막이 형성된다.
상기 공정중 온도상승 및 안정화 단계에서 첨가된 DCE에 의해 생성된 염소(Cl)는 실리콘 기판의 금속성 불순물에 대한 게터링(Gettering) 및 불완전한 실리콘-댕글링 본드(예를들어 Si-O, si-OH, Si-Ox등)에 작용하여 불완전한 본딩류를 깨뜨려 완전한 산화막이 형성되게 하며 안정화 단계까지 성장된 산화막에 대하여 산화제(Oxidant)의 점도를 감소시키므로 균일한 산화막이 성장되어 결함(Defect)발생의 원인을 제거시키게 된다. 또한 습식 산화 단계에서는 DCE의 양을 증가시켜 빠른 산화비에 의해 산화제의 침전이 필드산화막의 끝부분(Edge)의 로컬필드(Local Field)를 증가시켜 생성되는 버즈비크(Bird's Beak) 및 필드 산화막의 두께를 감소시키게 된다.
상술한 바와같이 본 발명에 의하면 웨이퍼 장착 후 푸시(push) 단계에서 N양은 증가시키고 O양을 감소시켜 산화막의 성장을 최소화 시키고 온도상승 및 안정화 단계인 필드 산화막 형성 초기단계에서 DCE(Dichloroethylene)을 첨가하여 염소(Cl)를 생성시키고 습식산화공정시 DCE의 양을 증가시키므로써 실리콘-댕글링 본드 및 실리콘 표면의 금속성 불순물이 제거되어 균일한 산화막이 성장되고 버즈비크 및 필드 산화막의 두께가 감소되는 탁월한 효과가 있다.
Claims (5)
- 반도체 소자의 필드 산화막 형성방법에 있어서, N2: N2A : O2가스 분위기하의 반응로에 필드 산화막을 형성시키기 위한 웨이퍼를 장착시키는 단계와, 상기 단계로부터 산화막의 성장을 최대한 억제시키기 위해 N2양이 증가되고 O2양은 감소된 N2: O2가스 분위기로 푸시된 후 DCE가 첨가된 N2: O2: DCE 가스 분위기에서 온도를 상승시키고 안정화 시키는 단계와, 상기 단계로부터 N2가스가 제거된 O2: DCE 가스 분위기에서 소정의 시간동안 건식 산화공정을 진행하는 단계와, 상기 단계로부터 DCE를 증가시킨 O2: H2: DCE 가스 분위기에서 습식산화공정을 진행하고 O2및 N2정화를 거친다음 온도를 하강시킨 후 꺼내어 냉각시키는 단계로 이루어지는 것을 특징으로 반도체 소자의 필드 산화막 형성방법.
- 제1항에 있어서, 상기 장착공정시 가스 분위기의 비율이 N2: N2A : O2=10 : 30 : 1 SLPM 비율이며 상기 푸시공정시 가스 분위기의 비율이 N2: O2=20 : 0.5 SLPM 비율인 것을 특징으로 하는 반도체 소자의 필드 산화막 형성방법.
- 제1항에 있어서, 상기 온도상승 및 안정화 공정시 가스분위기의 비율이 N2: O2: DCE=20 : 0.5 : 0.47 SLPM 비율인 것을 특징으로 하는 반도체 소자의 필드 산화막 형성방법.
- 제1항에 있어서, 상기 건식 산화 공정시 가스분위기의 비율이 O2: DCE=8 : 0.47 SLPM 비율이며 상기 습식 산화공정시 가스분위기의 비율이 O2: H2: DCE=6 : 9 : 0.47 내지 0.68 SLPM비율인 것을 특징으로 하는 반도체 소자의 필드 산화막 형성방법.
- 제4하에 있어서, 상기 온도상승 공정시 온도는 1100 내지 1150℃로 상승되며 상기 온도하강 공정시 온도는 800 내지 850℃로 하강되는 것을 특징으로 하는 반도체 소자의 필드 산화막 형성방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940004788A KR970006216B1 (ko) | 1994-03-11 | 1994-03-11 | 반도체 소자의 필드 산화막 형성방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940004788A KR970006216B1 (ko) | 1994-03-11 | 1994-03-11 | 반도체 소자의 필드 산화막 형성방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR950027998A KR950027998A (ko) | 1995-10-18 |
KR970006216B1 true KR970006216B1 (ko) | 1997-04-24 |
Family
ID=19378706
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019940004788A KR970006216B1 (ko) | 1994-03-11 | 1994-03-11 | 반도체 소자의 필드 산화막 형성방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR970006216B1 (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102931128A (zh) * | 2012-11-28 | 2013-02-13 | 上海华力微电子有限公司 | 浅沟槽隔离之边角圆化的方法 |
CN104152867A (zh) * | 2013-05-14 | 2014-11-19 | 中芯国际集成电路制造(上海)有限公司 | Apcvd炉管复机保养方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR980006521A (ko) * | 1996-06-29 | 1998-03-30 | 김주용 | 반도체소자의 게이트 산화막 제조방법 |
-
1994
- 1994-03-11 KR KR1019940004788A patent/KR970006216B1/ko not_active IP Right Cessation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102931128A (zh) * | 2012-11-28 | 2013-02-13 | 上海华力微电子有限公司 | 浅沟槽隔离之边角圆化的方法 |
CN104152867A (zh) * | 2013-05-14 | 2014-11-19 | 中芯国际集成电路制造(上海)有限公司 | Apcvd炉管复机保养方法 |
Also Published As
Publication number | Publication date |
---|---|
KR950027998A (ko) | 1995-10-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7670965B2 (en) | Production method for silicon wafers and silicon wafer | |
KR20010090002A (ko) | 실리콘으로 제조된 반도체웨이퍼 및 반도체웨이퍼의제조방법 | |
KR100187674B1 (ko) | 반도체 소자 제조용 반응로 및 그를 이용한 게이트 산화막 형성방법 | |
US4666532A (en) | Denuding silicon substrates with oxygen and halogen | |
JPH1131691A (ja) | 炭化けい素半導体装置の熱酸化膜形成方法 | |
KR970006216B1 (ko) | 반도체 소자의 필드 산화막 형성방법 | |
JP5062217B2 (ja) | 半導体ウェーハの製造方法 | |
US5759426A (en) | Heat treatment jig for semiconductor wafers and a method for treating a surface of the same | |
WO2010131412A1 (ja) | シリコンウェーハおよびその製造方法 | |
KR970008326B1 (ko) | 반도체 기판 처리 방법 | |
KR950004387A (ko) | 고 용량 반도체 도펀트의 증착 및 산화 방법 | |
KR100432496B1 (ko) | 어닐 웨이퍼의 제조 방법 | |
JP2010041000A (ja) | 窒素ドープシリコンウェーハの製造方法及び該方法により得られる窒素ドープシリコンウェーハ | |
JP2640828B2 (ja) | 半導体基板表面の自然酸化膜の除去方法 | |
KR100312971B1 (ko) | 실리콘 웨이퍼내의 산소 불순물 농도 감소방법 | |
KR100296135B1 (ko) | 반도체소자의산화막형성방법 | |
JP5045710B2 (ja) | シリコンウェーハの製造方法 | |
KR970003836B1 (ko) | 반도체 소자의 게이트 산화막 형성방법 | |
KR0137550B1 (ko) | 게이트 산화막 형성 방법 | |
JP2003007711A (ja) | シリコンウェーハ | |
KR100310461B1 (ko) | 실리콘산화막의형성방법 | |
KR930006734B1 (ko) | 씨모스소자의 산화막 성장방법 | |
JP2009177194A (ja) | シリコンウェーハの製造方法、シリコンウェーハ | |
JP4345253B2 (ja) | エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ | |
KR950011989B1 (ko) | 게이트 산화막 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20100726 Year of fee payment: 14 |
|
LAPS | Lapse due to unpaid annual fee |