KR970005719B1 - Double attached memory package - Google Patents
Double attached memory package Download PDFInfo
- Publication number
- KR970005719B1 KR970005719B1 KR1019930013279A KR930013279A KR970005719B1 KR 970005719 B1 KR970005719 B1 KR 970005719B1 KR 1019930013279 A KR1019930013279 A KR 1019930013279A KR 930013279 A KR930013279 A KR 930013279A KR 970005719 B1 KR970005719 B1 KR 970005719B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor
- package
- chips
- chip
- leads
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 110
- 230000002950 deficient Effects 0.000 claims 1
- 238000012858 packaging process Methods 0.000 abstract 1
- 238000000034 method Methods 0.000 description 20
- 239000000853 adhesive Substances 0.000 description 6
- 230000001070 adhesive effect Effects 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 229920005989 resin Polymers 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 241000272168 Laridae Species 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000004026 adhesive bonding Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229920006336 epoxy molding compound Polymers 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Dram (AREA)
Abstract
Description
제1도는 종래 반도체 패키지의 일 실시예의 단면도.1 is a cross-sectional view of one embodiment of a conventional semiconductor package.
제2도는 종래 반도체 패키지의 다른 실시예의 단면도.2 is a cross-sectional view of another embodiment of a conventional semiconductor package.
제3도는 이 발명에 따른 이중 어태치된 메모리 장치용 반도체 패키지의 개략도.3 is a schematic diagram of a semiconductor package for a double-attached memory device according to the present invention.
제4도는 제3도에서의 선 Ⅳ - Ⅳ에 따른 단면도.4 is a cross-sectional view taken along line IV-IV in FIG.
제5도는 제3도에서의 선 Ⅴ - Ⅴ에 따른 반단면도이다.5 is a half sectional view taken along the line V-V in FIG.
이 발명은 반도체 패키지에 관한 것으로서, 더욱 상세하게는 두개의 소자가 하나의 기판에 일체로 형성되어 있는 반도체 칩을 다이패드의 양면에 실장하고 리드들과 와이어로 연결할 후 하나의 패키지 몸체로 밀봉하여 고밀도 실장을 실현할 수 있는 이중 어태치된 메모리 장치용 반도체 패키지(Double Attached Memory Package)에 관한 것이다.The present invention relates to a semiconductor package, and more particularly, a semiconductor chip, in which two devices are integrally formed on one substrate, is mounted on both sides of a die pad, connected with leads and wires, and sealed by one package body. The present invention relates to a semiconductor package for a double attached memory device capable of realizing high density mounting.
일반적으로 집적회로 또는 대규모 집적회로등과 같은 반도체 칩은 외부의 충격, 불순물, 온도 및 습기등으로부터 반도체 칩을 보호하기 위하여 수지로 밀봉시킨 후 패키지화하여 인쇄회로기판(Printed Circuit Board ; 이하 PCB라 칭함)상에 실장된다. 이러한 반도체 패키지의 기본형을 살펴보면 다음과 같다.In general, a semiconductor chip such as an integrated circuit or a large scale integrated circuit is sealed and packaged with resin to protect the semiconductor chip from external shocks, impurities, temperature, and moisture, and then packaged and referred to as a printed circuit board. It is mounted on). The basic type of such a semiconductor package is as follows.
먼저, 금속 리드 프레임(lead frame)에 펀칭 가공되어 일정간격으로 형성되어 있는 사각 형상의 다이패드상에 반도체 칩이 접착제로 실장되어 있으며, 상기 다이패드의 주변에 일정 간격으로 외부와의 입출력 단자인 리드들이 형성되어 있다. 상기 리드들의 일측인 내부 리드가 상기 반도체칩의 전극패드들과 와이어로 연결되어 있으며, 상기 반도체 칩 및 와이어를 감싸 외부로부터 보호하는 패키지 몸체가 에폭시 몰딩 컴파운드(epoxy molding compound)로 형성되어 있다. 상기 패키지 몸체의 외부로 상기 리드들의 타측인 외부 리드들이 돌출되어 있으며, 상기 외부 리드들은 실장에 적합한 형상, 예를들어 걸윙(Gull Wing) 형상, J자 형상 또는 다양한 임의의 형상으로 절곡되어 있다. 상기 걸윙 또는 J자 형상의 외부 리드를 갖는 반도체 패키지는 많은 수의 외부 리드들을 한번의 리프로우 공정으로 PCB의 랜드패턴상에 실장할 수 있는 이점이 있으며, J자형 외부 리드들을 갖는 반도체 패키지는 외부 리드들이 패키지 몸체의 안쪽으로 절곡되어 있어 실장면적을 줄일 수 있으므로 좁은 면적에 많은 반도체 패키지가 실장되는 메모리 모듈등에 많이 사용된다.First, a semiconductor chip is mounted with an adhesive on a square die pad which is punched in a metal lead frame and formed at regular intervals, and is an input / output terminal with an external terminal at a predetermined interval around the die pad. Leads are formed. An inner lead, which is one side of the leads, is connected to the electrode pads of the semiconductor chip by a wire, and a package body surrounding the semiconductor chip and the wire and protected from the outside is formed of an epoxy molding compound. Outer leads, which are the other sides of the leads, protrude out of the package body, and the outer leads are bent into a shape suitable for mounting, for example, a gull shape, a J shape, or various arbitrary shapes. The semiconductor package having the gull wing or the J-shaped external leads has an advantage in that a large number of external leads can be mounted on the land pattern of the PCB in a single draw process, and the semiconductor package having the J-shaped external leads is external. Leads are bent into the inside of the package body to reduce the mounting area, so they are often used in memory modules, where many semiconductor packages are mounted in a narrow area.
이러한 반도체 패키지는 또 외부 리드의 돌출 형태에 따라 크게 세가지로 나눌수 있다. 첫째, 상기 외부 리드가 패키지 몸체의 사변으로 돌출되어 있는 큐. 에프. 피(Quard Flat Package ; 이하 QFP라 칭함)형과, 둘째, 두변으로 돌출되어 있는 디. 아이. 피(Dual In-Line Package ; 이하 DIP라 칭함)형 또는 에스. 오. 피(Small Out-Line Package ; 이하 SOP라 칭함)형과, 세째, 한변으로만 돌출되어 있는 수직실장형 패키지인 에스. 아이. 피(Single In-Line Package ; 이하 SIP라 칭함)형으로 크게 구분할 수 있다.The semiconductor package can be classified into three types according to the protruding shape of the external lead. First, a cue in which the outer lead protrudes to the quadrilateral of the package body. F. Quad Flat Package (hereinafter referred to as QFP), and second, D. protruding in two sides. children. Dual In-Line Package (hereinafter referred to as DIP) or S. Five. Small out-line package (hereinafter referred to as SOP) and third, vertically mounted package protruding only on one side. children. It can be roughly divided into a single In-Line Package (hereinafter referred to as SIP) type.
상기의 기본형 반도체 패키지들은 다수개가 PCB상에 실장되어 소정의 메모리 용량을 갖는 반도체 제품, 예를들어 메모리 모듈, 메모리 카드 또는 다층 배선을 갖는 기판 상에 다수개의 반도체 칩의 실장되는 다 칩 모듈등을 구성한다.The basic semiconductor packages may be mounted on a PCB, and a semiconductor product having a predetermined memory capacity, for example, a memory module, a memory card, or a multi-chip module mounted on a substrate having a multilayer wiring may be used. Configure.
도시되어 있지는 않으나, 메모리 모듈을 예를들어 설명하면 다음과 같다.Although not shown, a memory module will be described as an example.
먼저, 일층 또는 다층의 금속배선들과 랜드패턴들이 형성되어 있는 PCB는 일츨에 외부와의 연결을 위한 삽입 단자들이 형성되어 있으며, 상기 PCB의 랜드패턴상에 1M 패키지 8개가 실장되어 1×8M 메모리 모듈을 구성한 후, 주기판에 탑재하여 사용한다.First, a PCB in which one or multiple metal wires and land patterns are formed has insertion terminals formed to connect to the outside at one time, and eight 1M packages are mounted on the land patterns of the PCB, thereby providing a 1 × 8M memory. After the module is configured, it is mounted on the main board and used.
이러한 기본형 수지봉지형 반도체 패키지는 실장밀도를 향상시키기 위하여 반도체 패키지의 넓이 및 두께 감소가 꾸준히 진행되고 있으나, 그러한 방법에는 한계가 있다. 따라서 다른 방법, 예를들어 반도체 칩을 직접 PCB상에 실장하는 칩. 온. 보드(Chip On Board ; 이하 COB라 칭함) 방법과, 반도체 칩 또는 반도체 패키지를 적층하는 방법등이 연구 실행되고 있다.In the basic resin encapsulated semiconductor package, the width and thickness of the semiconductor package are steadily progressed to improve the mounting density. However, such a method has limitations. Thus another method, for example a chip that mounts a semiconductor chip directly on a PCB. On. A chip on board (hereinafter referred to as COB) method, a method of laminating a semiconductor chip or a semiconductor package, and the like have been studied.
특히 메모리용 반도체 칩의 경우 입출력 단자인 리드를 병렬로 연결하여 메모리 용량을 증가시키는 방법이 있다. 이는 동일한 반도체 패키지를 두개 이상 적층하거나, 두개의 반도체 칩을 적층한 후, 하나의 패키지 몸체로 수지봉지하는 방법등이 사용되고 있다.In particular, in the case of a memory semiconductor chip, there is a method of increasing memory capacity by connecting leads, which are input / output terminals, in parallel. In this case, a method of stacking two or more of the same semiconductor package or stacking two semiconductor chips and then encapsulating the resin in one package body is used.
제1도는 종래 반도체 패키지(10)의 일 실시예의 단면도이다.1 is a cross-sectional view of one embodiment of a conventional semiconductor package 10.
소정의 회로가 형성되어 있는 통상의 메모리용 포워드 칩(forward chip ; 12)과, 상기 포워드 칩(12)과 회로 및 전극 패드들이 반대 형상으로 형성되어 있는 미러 칩(mirror chip ; 14)이 각각 탭 패키지용의 박막 금속 리드인 보조리드(15)들과 금속범프(13)에 의해 연결되어 있다. 상기 포워드 칩(12)과 미러 칩(14)은 서로 배면을 마주보도록 설치되어 있으며, 상기 상하측의 보조리드(15)들 사이에는 외부와 연결되는 리드(16)가 개재되어 있어, 동일한 동작을 수행하는 보조리드(15)들이 서로 연결되어 있다. 상기 포워드칩(12)과 미러 칩(14) 및 보조 리드(15)들을 감싸 보호하는 패키지 몸체(18)가 EMC로 형성되어 있다.A typical forward chip 12 for a predetermined circuit is formed, and a mirror chip 14 in which the forward chip 12, the circuit and the electrode pads are formed in opposite shapes, respectively, is tapped. The auxiliary leads 15, which are thin metal leads for the package, are connected by the metal bumps 13. The forward chip 12 and the mirror chip 14 are installed to face the back, and the lead 16 connected to the outside is interposed between the upper and lower auxiliary leads 15 to perform the same operation. The auxiliary leads 15 to be performed are connected to each other. The package body 18 which surrounds and protects the forward chip 12, the mirror chip 14, and the auxiliary leads 15 is formed of EMC.
상기의 적층 패키지는 포워드 칩과 미러 칩을 적층하여 메모리 용량을 두배로 확대시킨 것으로서, 각각 두개씩의 포워드 칩과 미러 칩을 적층하여 4배의 메모리 용량을 얻을 수도 있다.The stack package doubles the memory capacity by stacking the forward chip and the mirror chip, and may stack four forward chips and the mirror chip, respectively, to obtain four times the memory capacity.
제2도는 종래 반도체 패키지(20)의 다른 실시예의 단면도로서, 미합중국 특허 제5,034,350호에 개시되어 있는 예이다. 사각 형상의 다이패드(21)의 양측면에 두개의 반도체 칩들(22), (24)이 다이패드(21)의 상/하부에 접착제로 접착되어 실장되어 있으며, 상기 다이패드(21) 주변에 일정간격으로 리드(26)들의 일측이 상기 반도체칩들(22), (24)의 전극패드(23)들과 와이어(25)로 연결되어 있다. 상기 반도체칩들(22), (24)과 와이어(25)를 감싸서 보호되도록 패키지 몸체(28)가 형성되어 있다.2 is a cross-sectional view of another embodiment of a conventional semiconductor package 20, which is an example disclosed in US Pat. No. 5,034,350. Two semiconductor chips 22 and 24 are mounted on both sides of the square die pad 21 by adhesive bonding to the upper and lower portions of the die pad 21, and are fixed around the die pad 21. At intervals, one side of the leads 26 is connected to the electrode pads 23 of the semiconductor chips 22 and 24 by a wire 25. The package body 28 is formed to surround and protect the semiconductor chips 22, 24, and the wire 25.
상기와 같이, 메모리 소자인 포워드 미러 칩을 적층하는 반도체 칩 적층형 패키지들은 동일한 동작을 수행하는 다수개의 메모리용 반도체 칩을 적층하므로 메모리 용량 및 신호 처리 속도의 증가등과 같은 장점이 있다. 따라서 메모리 모듈 또는 메모리 카드들의 메모리 장치의 고밀도 실장을 실현할 수 있다. 그러나 메모리 소자만을 적층할 수 있으므로 중앙처리 장치등이 사용되는 다칩모듈(Multi Chip Module ; 이하 MCM이라 침함)등에는 사용이 제한되는 문제점이 있다.As described above, the semiconductor chip stacked packages stacking the forward mirror chip, which is a memory device, have advantages such as increase in memory capacity and signal processing speed because they stack a plurality of semiconductor chips for the same operation. Therefore, high density mounting of the memory module or the memory device of the memory cards can be realized. However, since only memory elements can be stacked, there is a problem in that the use of a multi-chip module (hereinafter referred to as MCM) in which a central processing unit is used is limited.
또한 제1도의 금속 범프를 개재시킨 적층 패키지는 범프를 형성하여야 하므로 제조 단가가 상승되며, 반도체 칩의 실장을 위하여 탭 패키지 기술을 이용하여 두번의 열압착 공정을 거쳐야 하므로 접합 공정이 복잡하고, 리드의 단락등과 같은 불량 발생에 의하여 반도체 패키지의 신뢰성이 떨어지는 문제점이 있다.In addition, the laminated package including the metal bumps of FIG. 1 is required to form bumps, thereby increasing the manufacturing cost, and the bonding process is complicated because it requires two thermocompression processes using tab package technology for mounting semiconductor chips. There is a problem that the reliability of the semiconductor package is lowered due to a defect such as a short circuit.
또한 제2도의 다이패드 양측면에 반도체 칩을 실장하는 방법은 메모리용량의 증가가 통상 반도체 패키지에 비하여 2배로 제한되므로 고용량의 메모리 소자, 예를 들어 메모리 모듈등의 기판 면적을 적게 차지한다. 그러나 이러한 면적 감소에도 한계가 있으며, 하나의 반도체 패키지로는 상기 메모리 모듈등의 반도체 장치를 대산할 수 있을 정도의 고밀도 실장을 실현할 수 없는 문제점이 있다.In addition, in the method of mounting semiconductor chips on both sides of the die pad of FIG. However, there is a limit to such an area reduction, and there is a problem in that one semiconductor package cannot realize a high-density package enough to substitute semiconductor devices such as the memory module.
이 발명은 상기와 같은 문제점들을 해결하기 위한 것으로서, 이 발명의 목적은 통상의 리드 프레임의 다이패드 양측면에 반도체 칩을 실장하고 각각을 와이어 본딩하여 통상의 기술로 실장 밀도를 향상시켜 공정이 간단하고, 신뢰성을 향상시킬 수 있는 이중 어태치된 메모리 장치용 반도체 패키지를 제공함에 있다.The present invention is to solve the above problems, an object of the present invention is to mount the semiconductor chip on both sides of the die pad of the conventional lead frame and wire bonding each of them to improve the mounting density by the conventional technology, the process is simple The present invention provides a semiconductor package for a double-attached memory device that can improve reliability.
또한 하나의 반도체 패키지로 고메모리 용량의 메모리 장치, 예를들어 메모리 모듈 또는 메모리 카드나 MCM등을 대신할 수 있는 이중 어태치된 메모리 장치용 반도체 패키지를 제공함에 있다.In addition, the present invention provides a semiconductor package for a double-attached memory device that can replace a memory device having a high memory capacity, for example, a memory module or a memory card or an MCM, as one semiconductor package.
상기와 같은 목적들을 달성하기 위한 이 발명에 따른 이중 어태치된 메모리 장치용 반도체 패키지의 특징은, 사각 형상의 다이패드의 양측면에 실장되어 있는 제1 및 제2반도체 칩과, 상기 다이패드의 네변에 일정간격으로 형성되어 있는 리드들과, 상기 리드들과 제1 및 제2반도체칩의 전극패드들을 연결하는 와이어들과, 상기 제1 및 제2반도체 칩과 와이어들을 감싸 보호하는 패키지 몸체를 구비하는 반도체 패키지에 있어서 ; 상기 제1 및 제2반도체 칩은 각각 두개의 칩이 하나의 단위로 일체로 형성되어 있으며, 각각의 단위 칩은 전극패드들이 서로 마주보도록 양측에 형성되어 있고, 상기 와이어가 네 방향의 리드들과 모두 연결될 수 있도록 상기 제1 및 제2반도체 칩이 서로 전극패드의 방향이 엇갈리게 실장되어 있는 이중 어태치된 메모리 장치용 반도체 패키지에 있다.In order to achieve the above objects, a semiconductor package for a double-attached memory device according to the present invention is characterized by: first and second semiconductor chips mounted on both sides of a square die pad, and four sides of the die pad. Leads formed at regular intervals, wires connecting the leads to electrode pads of the first and second semiconductor chips, and a package body surrounding and protecting the first and second semiconductor chips and wires. In the semiconductor package which; Each of the first and second semiconductor chips has two chips integrally formed in one unit, and each unit chip is formed at both sides thereof so that the electrode pads face each other. The first and second semiconductor chips are provided in a semiconductor package for a double-attached memory device in which the direction of electrode pads are alternately mounted so that both of them can be connected.
이하, 이 발명에 따른 이중 어태치된 메모리 장치용 반도체 패키지의 바람직한 실시예에 대하여 첨부 도면을 참조하여 상세히 설명한다.Hereinafter, a preferred embodiment of a semiconductor package for a double-attached memory device according to the present invention will be described in detail with reference to the accompanying drawings.
제3도 내지 제5도는 이 발명에 따른 이중 어태치된 메모리 장치용 반도체 패키지(30)를 설명하기 위한 도면들로서, 서로 연관시켜 설명한다.3 to 5 are diagrams for explaining the semiconductor package 30 for a double-attached memory device according to the present invention, will be described in association with each other.
직사각 형상의 다이패드(31)의 네변이 타이바(37)에 의해 지지되어 있으며, 상기 다이패드(31)의 주변에 일정 간격으로 리드(36)들이 형성되어 있다. 상기 다이패드(31)의 양측면에 제1 및 제2반도체칩(32), (34)이 접착수단, 예를들어 절연성 접착제(39)로 접착되어 실장되어 있으며, 상기 리드(36)들의 일측이 상기 제1 및 제2반도체 칩(32), (34)의 전극패드(33)들과 와이어(35)로 연결되어 있다. 상기 제1 및 제2반도체 칩(32), (34)과 와이어(35)를 감싸 보호되도록 패키지 몸체(38)가 EMC로 형성되어 있다.Four sides of the rectangular die pad 31 are supported by the tie bars 37, and leads 36 are formed at regular intervals around the die pad 31. First and second semiconductor chips 32 and 34 are attached to both sides of the die pad 31 by adhesive means, for example, an insulating adhesive 39, and one side of the leads 36 The electrode pads 33 of the first and second semiconductor chips 32 and 34 are connected with a wire 35. The package body 38 is formed of EMC so as to surround and protect the first and second semiconductor chips 32 and 34 and the wire 35.
이때 상기 제1 및 제2반도체 칩 (32), (34)은 웨이퍼 가공 공정에서 별도의 마스크를 형성하여 두개의 소자가 하나의 칩 단위로 형성된 것으로서, 각각의 칩은 스크라이브 라인(40)으로 서로 분리되어 있고, 전극패드(33)들은 서로 마주보는 방향으로 양측에 형성되어 있다. 또한 제1반도체 칩(32)과 제2반도체 칩(34)은 전극패드(33)들의 위치가 서로 90°엇갈리게 실장되어 있어, 와이어 본딩은 네방향 모두에 실시된다. 여기서, 상기 제1반도체 칩(32)과 제2반도체 칩(34)은 LOC 방식과 TAB 방법등으로 전극패드(33)들의 위치가 서로 90°엇갈리게 실장될 수 있다.In this case, the first and second semiconductor chips 32 and 34 form separate masks in a wafer processing process, and two devices are formed in a single chip unit, and each chip is a scribe line 40. Separated, the electrode pads 33 are formed on both sides in a direction facing each other. In addition, the first semiconductor chip 32 and the second semiconductor chip 34 are mounted with the electrode pads 33 staggered from each other by 90 °, so that wire bonding is performed in all four directions. Here, the first semiconductor chip 32 and the second semiconductor chip 34 may be mounted at 90 ° to each other by the LOC method and the TAB method.
도시되어 있지는 않으나, 상기 반도체 패키지(30)의 제조 공정을 간단하게 살펴보면 다음과 같다.Although not shown, the manufacturing process of the semiconductor package 30 will be briefly described as follows.
먼저, 리드 프레임(도시되지 않음)에 일정간격으로 형성되어 있는 다이패드(31)들의 일측면에 접착제(39)를 도포하고 제1반도체 칩(32)들을 접착한 후, 소정의 온도에서 열처리를 실시하여 접착제(39)를 고형화시킨다. 그 다음 상기 제1반도체 칩(32)의 전극패드(33)들과 리드(36)들을 와이어(35)로 연결하는 제1와이어 본딩 공정을 실시한다. 이때 상기 제1와이어 본딩은 다이패드(31)의 양측 리드(36)들에만 실시된다. 그 다음 상기 구조의 리드 프레임을 적당한 요철홈을 구비하여 와이어(35)들의 변형을 방지할 수 있는 테이블상에 상기 제1반도체 칩(32)이 하부로 향하도록 뒤집어 놓은 후, 상기 다이패드(31)의 타측면에 접착제(39)를 도포하고 제1반도체 칩(34)을 실장한다. 이때 상기 제2반도체 칩(34)의 전극패드(33)들이 제1반도체 칩(32)의 전극패드(33)들과는 90°엇갈리게 위치하도록 한다. 그 다음 상기 제1반도체 칩(32)과 와이어 본딩되지 않은 양측의 리드(36)들과 상기 제2반도체 칩(34)의 전극패드(33)들을 와이어(35)로 연결한 후, 몰딩 공정을 실시하여 상기 패키지 몸체(38)를 형성한다. 그다음 상기 리드 프레임의 불필요한 부분들을 트리 공정으로 제거하여 각각의 이중 어태치된 메모리 장치용 반도체 패키지(30)로 분리한 후 상기 패키지 몸체(38)의 외부로 돌출되어 있는 리드(36)들의 타측인 외부리드를 실장에 적합한 형상, 예를 들어 J자형으로 절곡한다.First, an adhesive 39 is applied to one side of the die pads 31 formed at a predetermined interval on a lead frame (not shown), and the first semiconductor chips 32 are adhered to each other, and then heat treatment is performed at a predetermined temperature. To solidify the adhesive 39. Next, a first wire bonding process of connecting the electrode pads 33 and the leads 36 of the first semiconductor chip 32 with the wire 35 is performed. In this case, the first wire bonding is performed only on both leads 36 of the die pad 31. Then, the lead frame of the structure is turned upside down so that the first semiconductor chip 32 faces downward on a table having appropriate grooves to prevent deformation of the wires 35, and then the die pad 31 The adhesive 39 is applied to the other side of the) and the first semiconductor chip 34 is mounted. In this case, the electrode pads 33 of the second semiconductor chip 34 are positioned 90 ° apart from the electrode pads 33 of the first semiconductor chip 32. Then, the leads 36 on both sides of the first semiconductor chip 32, which are not wire bonded, and the electrode pads 33 of the second semiconductor chip 34 are connected with a wire 35, and then a molding process is performed. To form the package body 38. Then, the unnecessary portions of the lead frame are removed by a tree process to separate the semiconductor packages 30 for each of the double-attached memory devices, and then the other sides of the leads 36 protruding out of the package body 38. The outer lead is bent into a shape suitable for mounting, for example, a J shape.
따라서 상기 반도체 칩을 두개의 소자 모두 메모리 칩으로 형성하면, 하나의 반도체 칩은 두배의 메모리 용량을 갖고, 하나의 반도체 패키지는 최고 4배의 메모리 용량을 확보할 수 있으므로 메모리 모듈 또는 메모리 카드등을 대신할 수 있다. 이를 예를들어 살펴보면, 종래 1M×8 메모리 용량의 메모리 모듈은 1M 패키지 8개로 구성되거나, 4M 패키지 2개로 구성된다. 그러므로 이 발명에 따른 이중 어태치된 메모리 장치용 반도체 패키지는 4M칩 네개를 일체로 하는 하나의 반도체 칩을 형성하여 반도체 패키지를 구성하면, 하나의 반도체 패키지가 2개의 1M×8 메모리 모듈의 기능을 원활하게 수행할 수 있다. 또한 중앙처리 장치등을 반도체 칩상에 형성하여 MCM을 대신할 수도 있다. 즉, 두 반도체 칩사이의 스크라이브 라인의 영역을 이용할 수도 있다.Therefore, when the semiconductor chip is formed as both memory chips, one semiconductor chip has twice the memory capacity, and one semiconductor package can secure up to four times the memory capacity. It can be replaced. For example, the memory module having a conventional 1M × 8 memory capacity includes 8 1M packages or 2 4M packages. Therefore, in the semiconductor package for a double-attached memory device according to the present invention, if a semiconductor package is formed by forming one semiconductor chip incorporating four 4M chips, one semiconductor package functions as two 1M × 8 memory modules. It can be done smoothly. In addition, a central processing unit or the like may be formed on the semiconductor chip to replace the MCM. That is, the region of the scribe line between two semiconductor chips may be used.
이상에서 설명한 바와 같이, 이 발명에 따른 반도체 패키지는 두개의 소자를 하나의 단위로 하는 반도체 칩을 전극패드가 마주 보는 양측에 위치하도록 형성한 후, 사각형상의 다이패드의 양측에 각각 상기 반도체 칩을 서로 90°엇갈리게 실장하였고, LOC 방식 또는 TAB 방법등으로 실장방식을 다양화 할 수 있다. 그 다음 각각의 반도체 칩을 각각 한방향의 리드들로 와이어 본딩하고, 상기 반도체 칩들과 와이어를 감싸 보호하는 패키지 몸체를 형성하였으므로, 하나의 반도체 패키지를 일반적인 1칩 패키지에 비해 4배의 메모리 용량을 가지며, 실장밀도의 향상은 물론이고, 하나의 단일 반도체 패키지로 소정의 메모리 용량을 갖는 메모리 모듈 또는 MCM을 대체할 수 있는 효과가 있다.As described above, in the semiconductor package according to the present invention, a semiconductor chip having two devices as one unit is formed on both sides of the electrode pad facing each other, and then the semiconductor chips are formed on both sides of the rectangular die pad. 90 ° staggered to each other, and the mounting method can be diversified by LOC method or TAB method. Then, each semiconductor chip is wire-bonded with leads in one direction, and a package body is formed to surround and protect the semiconductor chips and the wires. Thus, one semiconductor package has four times the memory capacity of a general one-chip package. In addition to improving the mounting density, it is possible to replace a memory module or MCM having a predetermined memory capacity with one single semiconductor package.
또한 종래의 일반적인 반도체 제조 공정으로 형성하므로 와이어 단선등을 방지하여 반도체 패키지의 신뢰성을 향상시킬 수 있으며, 범프등을 형성하지 않아 제조 단가를 절감할 수 있는 효과가 있다. 또한 이 발명의 부수적인 효과로는 상기 일체로 형성되어 있는 두개의 소자들 중 어느 하나에 불량이 발생되어도 반도체 칩을 폐기 처리하지 않고, 다른 메모리 소자에 사용 가능하므로 반도체 제조 수율을 향상시킬 수 있는 장점이 있다.In addition, since it is formed by a conventional semiconductor manufacturing process, it is possible to prevent wire breakage and the like, thereby improving reliability of the semiconductor package, and it is possible to reduce manufacturing costs by not forming bumps or the like. In addition, as a side effect of the present invention, even if a defect occurs in any one of the two elements formed integrally, it is possible to improve the semiconductor manufacturing yield since it can be used in other memory devices without discarding the semiconductor chip. There is an advantage.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930013279A KR970005719B1 (en) | 1993-07-13 | 1993-07-13 | Double attached memory package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930013279A KR970005719B1 (en) | 1993-07-13 | 1993-07-13 | Double attached memory package |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950004479A KR950004479A (en) | 1995-02-18 |
| KR970005719B1 true KR970005719B1 (en) | 1997-04-19 |
Family
ID=19359277
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930013279A KR970005719B1 (en) | 1993-07-13 | 1993-07-13 | Double attached memory package |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970005719B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100636776B1 (en) * | 1998-10-14 | 2006-10-20 | 가부시키가이샤 히타치세이사쿠쇼 | Semiconductor device and method of manufacture thereof |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100533865B1 (en) * | 2002-04-30 | 2005-12-06 | 마이크로파우더 주식회사 | Preparation of low melting crystallized solder glasses |
| KR102229942B1 (en) | 2014-07-09 | 2021-03-22 | 삼성전자주식회사 | Method of operating multi channel semiconductor device having multi dies and therefore semiconductor device |
| KR102179297B1 (en) | 2014-07-09 | 2020-11-18 | 삼성전자주식회사 | Semiconductor device having interconnection in mono package and therefore manufacturing method |
-
1993
- 1993-07-13 KR KR1019930013279A patent/KR970005719B1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100636776B1 (en) * | 1998-10-14 | 2006-10-20 | 가부시키가이샤 히타치세이사쿠쇼 | Semiconductor device and method of manufacture thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| KR950004479A (en) | 1995-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100621991B1 (en) | Chip scale stack package | |
| KR101070913B1 (en) | Stacked die package | |
| USRE36613E (en) | Multi-chip stacked devices | |
| US6359340B1 (en) | Multichip module having a stacked chip arrangement | |
| KR0147259B1 (en) | Stack type semiconductor package and method for manufacturing the same | |
| US5637828A (en) | High density semiconductor package | |
| US20070176269A1 (en) | Multi-chips module package and manufacturing method thereof | |
| US20080157302A1 (en) | Stacked-package quad flat null lead package | |
| US6791166B1 (en) | Stackable lead frame package using exposed internal lead traces | |
| KR100652106B1 (en) | Circuit device | |
| KR100292036B1 (en) | Method for fabricating semiconductor package and semiconductor package thereof | |
| KR970005719B1 (en) | Double attached memory package | |
| KR100207902B1 (en) | Multi chip package using lead frame | |
| KR20040069392A (en) | Stacked type semiconductor multichip package | |
| US20050023659A1 (en) | Semiconductor chip package and stacked module having a functional part and packaging part arranged on a common plane | |
| KR100235108B1 (en) | Semiconductor package | |
| KR20000040586A (en) | Multi chip package having printed circuit substrate | |
| KR100235495B1 (en) | Semiconductor apparatus | |
| KR100567045B1 (en) | A package | |
| KR20080084075A (en) | Stacked semiconductor package | |
| KR100708050B1 (en) | semiconductor package | |
| KR20010068781A (en) | Semiconductor chip package | |
| KR20000040218A (en) | Multi chip package | |
| KR960004090B1 (en) | Semiconductor package | |
| US20040217449A1 (en) | Electronic component packaging |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20060630 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |