KR970004510A - Mounted bit error rate measuring circuit and its control method - Google Patents

Abstract

1. 청구 범위에 기재된 발명이 속한 기술분야1. TECHNICAL FIELD OF THE INVENTION

디지탈 통신시스템의 비트에러율 측정회로 및 방법에 관련된 기술.A technique related to a bit error rate measuring circuit and method of a digital communication system.

2. 발명이 해결하려고 하는 기술적 과제2. The technical problem to be solved by the invention

종래에는 비트에러율을 측정하기 위해 별도의 측정장비가 필요하였고, 온-디멘드로 피시험장비의 비트에러율 테스트하는 것이 불가능하였으며, 장비를 야전 운용할 경우 여러가지 환경과 조건하에서 테스트를 하기에는 많은 어려움이 있었으므로 이를 개선하기 위함.Conventionally, a separate measuring device was required to measure the bit error rate, and it was impossible to test the bit error rate of the equipment under test by on-demand, and when the equipment was field-operated, it was difficult to test under various environments and conditions. So to improve this.

3. 발명의 해결방법의 요지3. Summary of Solution to Invention

본 비트에러율 측정회로는, 송신측과 수신측을 가지고 순환 반복 코드워드 시그날링에 의한 통신을 수행하는 시스템에 있어서, 정상모드와 테스트모드 중 어느 하나의 패스를 선택하기 위한 모드선택부와, 테스트모드 하에서 소정 횟수 이상 반복적으로 수신되는 동기 데이타로부터 테스트패턴을 검출하기 위한 테스트패턴 검출부와, 상기 테스트패턴의 검출완료시에 동작을 개시하며, 상기 동기 데이타와 상기 테스트패턴을 비교하여 비교신호를 발생하고, 매회 비교시마다 소정의 펄스신호를 발생하기 위한 테스트패턴 비교부와, 상기 테스트패턴의 검출완료시에 동작을 개시하며, 상기 펄스신호를 카운트하여 수신되는 데이타와 비트수를 카운트하기 위한 수신데이타 카운트부와, 상기 테스트패턴 비교부에서 출력되는 비교신호를 수신하여 에러가 발생한 비트수를 카운트하기 위한 에러 카운트부와, 상기 수신데이타 카운트부에서 출력하는 비트단위의 수신데이타의 수와 상기 에러 카운트부에서 출력된 에러의 수로써 비트에러율을 연산하기 위한 비트에러율 연산부로 구성되어 상기 수신측에 실장된다.The bit error rate measuring circuit includes a mode selection unit for selecting one of a normal mode and a test mode in a system for performing communication by cyclic repetitive codeword signaling between a transmitting side and a receiving side. A test pattern detection unit for detecting a test pattern from the synchronous data repeatedly received a predetermined number of times or more under a mode, and starts an operation upon completion of detection of the test pattern, and compares the synchronous data with the test pattern to generate a comparison signal; A test pattern comparison unit for generating a predetermined pulse signal at each comparison, and an operation when the detection of the test pattern is completed, and a reception data counting unit for counting the pulse signal and counting received data and number of bits. And an error by receiving the comparison signal output from the test pattern comparison unit. An error counting unit for counting the number of bits generated and a bit error rate calculating unit for calculating a bit error rate using the number of received data in units of bits output from the reception data counting unit and the number of errors output from the error counting unit And is mounted on the receiving side.

4. 발명의 중요한 용도4. Important uses of the invention

통신시스템간에 데이타 전송시 그 전송 품질 테스트에 이용할 수 있다.It can be used to test the transmission quality when transferring data between communication systems.

Description

실장형 비트에러율 측정회로 및 그 제어 방법Mounted bit error rate measuring circuit and its control method

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음Since this is an open matter, no full text was included.

제2도는 본 발명에 따른 피시험장비에 실장될 비트에러율 검출회로의 구성도, 제3도는 제2도 중 비트에러율 검출제어부의 동작을 나타낸 흐름도.2 is a configuration diagram of a bit error rate detection circuit to be mounted in the equipment under test according to the present invention, and FIG. 3 is a flowchart showing the operation of the bit error rate detection control unit in FIG.

Claims (8)

송신측과 수신측을 가지고, 순환 반복 코드워드 시그날링에 의한 통신을 수행하는 시스템에 있어서, 정상모드와 테스트모드 중 어느 하나의 패스를 선택하기 위한 모드선택수단과, 테스트모드하에서 소정 횟수 이상 반복적으로 수신되는 동기 데이타로부터 테스트패턴을 검출하기 위한 테스트패턴 검출수단과, 상기 테스트패턴의 검출완료시에 동작을 개시하며, 상기 동기 데이타와 상기 테스트패턴을 비교하여 비교신호를 발생하고, 매회 비교시마다 소정의 펄스신호를 발생하기 위한 테스트패턴 비교수단과, 상기 테스트패턴의 검출완료시에 동작을 개시하며, 상기 펄스신호를 카운트하여 수신되는 데이터의 비트수를 카운트하기 위한 수신데이타 카운트수단과, 상기 테스트패턴 비교수단에서 출력되는 비교신호를 수신하여 에러가 발생한 비트수를 카운트하기 위한 에러 카운트수단과, 상기 수신데이타 카운트수단에서 출력하는 비트단위의 수신데이타의 수와 상기 에러 카운트수단에서 출력된 에러의 수로써 비트에러율을 연산하기 위한 비트에러율 연산수단으로 구성되어 상기 수신측에 실장됨을 특징으로 하는 비트에러율 측정회로.A system having a transmitting side and a receiving side and performing communication by cyclic repetitive codeword signaling, comprising: mode selection means for selecting any one of a normal mode and a test mode, and repeating a predetermined number of times or more under the test mode; A test pattern detecting means for detecting a test pattern from the synchronous data received by the controller; an operation is started upon completion of detecting the test pattern; a comparison signal is generated by comparing the synchronous data with the test pattern; A test pattern comparing means for generating a pulse signal of a signal, an operation starting when the detection of the test pattern is completed, receiving data counting means for counting the number of bits of data received by counting the pulse signal, and the test pattern The number of bits in which an error occurred by receiving the comparison signal output from the comparison means. An error counting means for counting, and a bit error rate calculating means for calculating a bit error rate by the number of bit data received by the reception data counting means and the number of errors output by the error counting means. Bit error rate measuring circuit, characterized in that mounted on the side. 제1항에 있어서, 상기 수신데이타 카운트수단이, 상기 펄스신호를 카운트하여 얻어진 바이트 단위의 수를 비트단위로 환산하기 위한 승산수단을 더 구비함을 특징으로 하는 비트에러율 측정회로.2. The bit error rate measuring circuit according to claim 1, wherein said reception data counting means further comprises multiplication means for converting the number of byte units obtained by counting said pulse signal into bit units. 제1항 혹은 제2항 중 어느 하나의 항에 있어서, 상기 송신측으로부터 수신되는 직렬 데이타를 바이트 단위의 동기 데이타로 변환하기 위한 직/병렬변환수단을 더 구비함을 특징으로 하는 비트에러율 측정회로.The bit error rate measuring circuit according to any one of claims 1 to 4, further comprising serial / parallel conversion means for converting serial data received from the transmitting side into synchronous data in units of bytes. . 순환 반복 코드워드 시그날링에 의한 통신을 수행하는 시스템의 수신측에 실장되는 비트에러율 측정회로에 있어서, 정상모드와 테스트모드 중 어느 하나의 패스를 선택하기 위한 모드선택수단과, 테스트모드하에서 수신되는 직렬 데이타를 바이트 단위의 동기 데이타로 변환하기 위한 직/병렬변환수단과, 소정 횟수이상 반복적으로 입력되는 상기 바이트 단위의 동기 데이타로부터 테스트패턴을 검출하기 위한 테스트패턴 검출수단과, 상기 테스트패턴의 검출완료시에 동작을 개시하며, 상기 검출된 테스트패턴을 기준값으로 삼아 상기 직/병렬변환수단으로부터 입력되는 동기 데이타와 비교하여 비교신호를 발생하며, 매회 비교시마다 소정의 펄스신호를 발생하기 위한 테스트패턴 비교수단과, 상기 테스트패턴의 검출완료시에 동작을 개시하며, 상기 테스트패턴 비교수단에서 출력되는 펄스신호를 카운트하여 수신데이타의 바이트 수를 카운트하기 위한 수신데이타 카운트수단과, 상기 수신데이타 카운트수단에서 카운트한 바이트 단위의 수를 비트단위로 환산하기 위한 승산수단과, 상기 테스트패턴 비교수단에서 출력되는 비교신호를 수신하여 에러가 발생한 비트수를 카운트하기 위한 에러 카운트수단과, 상기 승산수단에서 출력하는 비트 단위의 수신데이타 수와 상기 에러 카운트수단에서 출력된 에러 수로써 비트에러율을 연산하기 위한 비트에러율 연산수단으로 구성됨을 특징으로 하는 회로.A bit error rate measuring circuit mounted on a receiving side of a system for performing communication by cyclic repetitive codeword signaling, comprising: mode selection means for selecting any one of a normal mode and a test mode, and received under a test mode; Serial / parallel conversion means for converting serial data into sync data in byte units, test pattern detection means for detecting test patterns from the sync data in byte units repeatedly inputted more than a predetermined number of times, and detecting the test pattern Operation is started upon completion, and a comparison signal is generated by comparing the synchronous data inputted from the serial / parallel conversion means using the detected test pattern as a reference value, and a test pattern comparison for generating a predetermined pulse signal at each comparison. Means and start an operation upon completion of detection of the test pattern, Reception data counting means for counting the number of bytes of received data by counting the pulse signal outputted from the test pattern comparison means, and multiplication means for converting the number of byte units counted in the received data counting means into bit units; Error count means for counting the number of bits in which an error occurs by receiving the comparison signal output from the test pattern comparison means, the number of received data in units of bits output from the multiplication means, and the number of errors output from the error count means. And bit error rate calculating means for calculating a bit error rate. 제4항에 잇어서, 상기 비트에러율이, 상기 에러 수를 상기 수신데이타 수로 나눈 몫임을 특징으로 하는 회로.5. The circuit of claim 4, wherein the bit error rate is a quotient of dividing the number of errors by the number of received data. 제4항에 있어서, 상기 테스트패턴 검출수단이, 순환 반복 코드워드 검출로직으로 이루어짐을 특징으로 하는 비트에러율 측정회로.5. The bit error rate measuring circuit according to claim 4, wherein said test pattern detecting means comprises a cyclic repetitive codeword detection logic. 순환 반복 코드워드 시그날링에 의한 통신을 수행하는 시스템의 송신측 장비와, 비트에러율 측정회로를 실장한 수신측 장비간에 데이타 전송시의 비트에러율을 측정하는 방법에 있어서, 상기 송신측에서 테스트모드신호를 상기 수신측으로 송신하는 제1과정과, 상기 수신측에서 상기 테스트모드신호를 수신하고 테스트모드로 전환한 후 상기 송신측으로 테스트모드 응답신호를 보낸 제2과정과, 상기 테스트모드 응답신호를 수신한 상기 송신측이 임의의 테스트패턴을 반복 전송하는 제3과정과, 상기 수신측에서 상기 반복적으로 전송되는 테스트패턴으로부터 기준이 되는 하나의 테스트패턴을 검출하기 위한 제4과정과, 상기 검출된 테스트패턴과 수신데이타를 비교하여 비트에러율을 연산하는 제5과정으로 이루어짐을 특징으로 하는 비트에러율 측정방법.A method of measuring a bit error rate during data transmission between a transmitting device of a system for performing communication by cyclic repetitive codeword signaling and a receiving device equipped with a bit error rate measuring circuit, the test mode signal at the transmitting side Transmitting a test mode response signal to the transmitting side after receiving the test mode signal from the receiving side and switching to the test mode; and receiving the test mode response signal. A third process of repeatedly transmitting an arbitrary test pattern by the transmitting side, a fourth process of detecting one test pattern as a reference from the test pattern repeatedly transmitted by the receiving side, and the detected test pattern Bit error rate side, characterized in that consisting of a fifth process for calculating the bit error rate by comparing the received data with Way. 제7항에 있어서, 제4과정이, 상기 검출된 테스트패턴과 수신데이타를 비교하여 에러의 수를 카운트하는 제1단계와, 상기 비교횟수를 상기 에러 수로 나누어 비트에러율을 계산하는 제2단계로 이루어짐을 특징으로 하는 비트에러율 측정방법.The method of claim 7, wherein the fourth process comprises: a first step of counting the number of errors by comparing the detected test pattern and the received data; and a second step of calculating a bit error rate by dividing the comparison number by the number of errors. Bit error rate measuring method characterized in that made. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.