KR970003795B1 - 화소와 라인 번지수의 조합을 이용한 디지탈요소 영상 신호 변환장치 - Google Patents

Abstract

요약없음.

Description

화소와 라인 번지수의 조합을 이용한 디지탈요소 영상 신호 변환장치

제1도는 본 발명의 주변장치와의 연결구성도,

제2도는 라인 내에서 워드의 배열 구성도,

제3도는 타이밍 기준 신호의 구성도,

제4도는 프레임 내에서 영상 신호의 배열 구성도,

제5도는 본 발명에 따른 구성도,

제6도는 HSYNC와 HREF의 파형도,

제7도는 VSYNC의 파형도,

제8도는 본 발명의 VSYNC 발생회로(라인 디코더)의 구성도.

*도면의 주요부분에 대한 부호의 설명*

3 : 해밍 디코더4 : 해밍 디코더 제어회로

5 : 멀티플렉서10 : 타이밍 기준신호 디코더

11,13,14 : 제1 내지 제3 멀티플렉서27 : 화소 카운터

23 : 초기펄스 발생회로28 : 라인 카운터

31 : 화소 디코더32 : 라인 디코더

본 발명은 화소와 라인번지수의 조합을 이용하여 CCIR 656형식의 디지탈 영상 신호를 디지탈 요소 영상 신호(digital component video signal)인 CCIR 601 형식으로 변환 시키는 변환 장치에 관한 것이다.

현재 국내의 TV 방송은 아날로그 방식인 NTSC(National Television System Committee) 방식을 이용하고 있으나, 정보의 저장과 편집이 용이한 디지탈 방식을 이용 할 예정이다. 또한 국제적으로 디지탈 영상장비 간에 통신 할 때 정보의 호환성을 위하여 CCIR 656형식이 이용된다. 이를 NTSC 방식을 이용하는 TV 디코더 내에서도 디지탈 NTSC 인코더에 연결하여 사용하면 NTSC 방식을 이용하는 기존의 TV 디코더에서도 656형식의 디지탈 영상 신호를 수신하여 디스플레이할 수 있으며 TV 인코더의 기능 모니터를 위한 영상 디스플레이용으로도 이용할 수 있다.

4 : 2 : 2 방식의 디지탈 영상 신호는 색도(Chrominance) 성분인 C(Cb, Cr)와 휘도(Luminance) 성분인 Y가 한 라인당 1716워드인 8비트(또는 10비트)로 Cb, Y, Cr, Y의 순서로 전송 되며 활성 영상(active video signal)의 끝을 알리는 EAV(End of Active Video)와 시작을 알리는 SAV(Start of Active Video)가 각각 4워드로 제3도와 같이 전송된다. 타이밍 기준 신호인 EAV와 SAV는 라인내에서 제2도와 같이 구성되어 있으며 블랭킹 구간의 워드는 Y일 때 20h, C일 때 80h를 전송한다.

따라서, 본 발명은 CCIR 656 영상 신호를 입력하여 이 신호에서 타이밍 기준 신호의 값을 알아내 이 값을 이용하여 화소와 라인 카운터를 작동시켜 카운터의 출력신호인 화소와 라인 번지수의 조합을 이용하여 656 신호를 동기 신호와 CCIR 601의 데이타로 변환화는 장치를 제공하는데 그 목적이 있다.

상기 목적을 달성하기 위하여 본 발명은, CCIR 656형식의 영상 신호를 입력받아 디코딩된 출력과 멀티플렉싱 제어신호를 출력하는 해밍 디코더와, 상기 CCIR 656형식의 영상신호를 입력받아 상기 해밍 디코더의 인에이블 신호를 제공하는 해밍 디코더 제어회로와, 상기 해밍 디코더와 CCIR 656형식의 영상신호를 입력받아 그중 하나를 선택하여 출력하는 멀티플렉서와, 상기 멀티플렉서의 출력을 2클럭 지연시켜 색상신호를 출력하는 제1 및 제2 플립플롭과, 상기 멀티플렉서의 출력을 1클럭 지연시켜 휘도신호를 출력하는 제3 플립플롭과, 상기 멀티플렉서의 출력을 입력받아 수평 및 수직신호와, F비트와 화소 카운터 인테이블 신호를 출력하는 타이밍 신호를 입력받아 화소 어드레스를 출력하는 화소 카운터와, 상기 화소 카운터에서 출력하는 화소 어드레스를 입력받아 수평 등기신호, 수평 기준신호, 화소의 홀수 워드와 짝수워드, 디코더 인에이블 신호, 상기 화소 카운터의 리셋신호를 출력하는 화소 디코더와, 상기 타이밍 기준신호 디코더로부터 반전된 F비트를 제공받아 라인 카운터 인에이블 신호를 출력하는 초기 펄스 발생회로와, 상기 초기 펄스 발생회로로부터의 인에이블 신호에 따라 라인 어드레스를 출력하는 라인 카운터와, 상기 화소 디코더로부터의 수평 기준신호와 상기 라인 카운터로 부터의 라인 어드레스를 입력받아 수직 동기신호를 출력하는 라인 디코더를 구비한다.

이하, 첨부한 도면을 참조하여 본 발명의 일실시예를 상세히 설명한다.

제1도는 본 발명의 주변장치와의 연결구성도이다.

656 영상 신호를 본 발명의 장치에 입력하여 2채널의 601 신호(Y, C)와 동기 신호를 출력하여 이를 다지탈 NTSC 인코더에 입력한다. 디지탈 NTSC 인코더에서는 입력된 신호를 NTSC 아날로그 영상 신호로 변환하여 NTSC 아날로그 TV 모니터로 디스플레이할 수 있게한다.

제2도는 라인 내에서의 워드의 배열을 나타낸 것이다. 656 신호는 1716개의 워드로 이루어져 있으며 Cb0, Y0, Cr0, Y1...의 순서로 되어 있다. 또한 영상 신호의 활성 영역의 시작과 끝을 알리기 위하여 타이밍 기준 신호인 SAV와 EAV 신호가 제2도와 같은 위치에 있다.

제3도는 타이밍 기준 신호의 배열을 나타낸 것이다. 타이밍 기준 신호인 EAV와 SAV는 각각 4워드로 구성되어 있으며 타이밍 기준 신호임을 알리기 위하여 FFh, 00h, 00h인 헤더와 실제의 정보를 나타내는 4번째의 워드로 되어있다. 4번째의 워드는 라인이나 프레임 내에서 활성 영역과 블랭킹 영역의 위치와 필트1(ODD)와 필트2(EVEN)의 위치를 나타내는 신호와 이의 정확한 전송을 위한 4비트의 에러 방지 비트로 구성되어 있다.

제4도는 한 프레임 내에서 영상 신호의 배열을 나타내기 위하여 타이밍 기준 신호를 공간적으로 나타낸 것이다. 한 프레임은 2개의 필드로 구성되었으며 다른 필드로 변화할 때에는 9(또는 19)라인의 수직 블랭킹 구간을 거친다. 또한 각 라인의 시작 지점에는 273(1443-1715)화소 구간의 수평 블랭킹 구간이 있으며 이때는 Y일때 10h, C일때 80h를 전송한다.

제5도는 CCIR 656신호를 CCIR 601방식 중 2채널(Y, C)을 이용하는 디지탈 NTSC 인코더에 입력할 수 있게 CCIR 601신호로 변환하는 장치의 회로이다.

제5도의 해밍 디코더(3), 해밍 디코더 제어 회로(4), MUX(5)에 656형식의 데이타 신호인 C656(1)을 입력한다. (4)에서는 타이밍 기준 신호 중 4번째 워드, 즉 헤더 다음의 워드가 발생할 때 0인 HENB(Hamming decoder enable의 반전) (8)을 발생하여 (3)에 입력한다. (3)에서는 (8)이 0일때 디코딩 동작을 하여 에러를 검색하여 에러가 발견되면 이를 수정하여 수정한 신호인 HOUT(Hamming decoder output) (6)과 이때 1인 MUXC(MUX control) (7)을 발생시켜 (5)에 입력한다. (5)는 선택 신호인 (7)이 0이면 (1)을, 1이면(6)을 단자 H656(9)을 통하여 타이밍 기준 신호 디코더(10), 플립 플롭1(11), 플립 플롭3(13)에 입력한다. 해밍 디코더에 의하여 수정된 656 신호인 (9)는 2클럭 지연된 C(15)와 1개의 플립플롭인 (13)에 의하여 1클럭 지연된 Y(16)으로 분리되어 출력된다. 2채널 방식의 601신호인 (15)와 (16)은 각각 Cb0, Cr0, Cb1, Cr1...과 Y0, Y1, Y2, Y3 ...의 순서로 출력된다.

(10)에서는 타이밍 기준신호 중 H, V, F 비트를 검출하여 각각 H(17), V(18), F(19)단자를 통하여 출력한다. 또한 영상 신호의 한 라인 중 EAV 신호가 발생하는 순간에 0인 PENB(Pixel counter enable의 반전)(20)을 발생시켜 화소 카운터(27)에 입력한다. 또한, 이 순간에 0이며 CLK(Clock) (2)의 2배의 클럭 신호인 CREF(Clock reference) (21)를 출력하여 디지탈 NTSC 인코더에서 사용할 수 있게 한다.

(27)에서는 (20)이 0일때 PINT(Pixel initial) (25)에 이때의 변지수인 1443을 입력하여 영상 신호의 번지수에 맞게 카운터가 동작하도록 초기화시킨다. (27)의 출력신호인 PA(Pixel address)(29)을 화소 디코더(31)에 입력하여 그 값을 디코딩하여 필요한 신호들을 발생시킨다.

제6도는 (31)의 출력신호 중에서 HSYNC(Horizontal sync)(33)와 HREF(Horizontal reference)(34)의 파형을 나타낸 것이다. (34)는 라인 내에서 활성 영역인지 아닌지를 나타내며 (33)은 VSYNC(Vertical sync)(38)와 같이 디지탈 NTSC의 특성에 따라서 각 동기 신호의 간격과 발생하는 위치를 다르게 할 수 있다. DENB(Data enable의 반전)(36)은 본 발명의 601출력 신호인 Y(16)와 C(15)를 13,5MHz의 속도로 출력할 수 있도록 하는 클럭 신호이다. PCRSB(Pixel counter reset의 반전)(37)은 (29)의 값이 1715일때 0이 되어(27)이 1716(0-1715) 카운터로 동작할 수 있게 한다.

제7도는 VSYNC(Vertical sync)(38)의 파형을 나타낸 것이다. VSYNC가 발생하는 화소 번지수는 필드1과 필드2가 서로 다르므로 각각 발생하는 번지에서 0인 PODD와 PEVEN(35)을 발생시켜 라인 디코더(32)에 입력한다.

F의 반전신호인 FB(23)와 (34)의 반전 신호인 HREFB(40)을 초기 펄스 발생 회로(23)에 입력하여 (22)의 상승 시간부터 (40)의 1주기 동안 0이되는 LENB(Line counter enable의 반전)(24)를 발생시켜 라인 카운터(28)에 입력한다. (24)가 0일때 라인 카운터(28)은 LINT(Line counter initial)(26)의 값으로 초기화 된다. (26)에는 "(24)가 0일때 영상신호의 라인 번호 +1"을 입력하여야하며 (22)는 제4도에서 알 수 있듯이 라인번호가 3일때 1이므로 3+1, 즉 4을 입력하여 영상 신호의 번지수에 맞게 카운터가 동작하도록 초기화시킨다. (28)의 출력 신호인 LA(Line address)(30)을 라인 디코더(32)에 입력하여 그 결과 (31)에서 입력 된(35)를 디코딩하여 필요한 신호를 발생 시킨다. LCRSB(Line counter reset의 반전)(39)는 (30)의 값이 524일때 0이되어 (28)이 525(0-524) 카운터로 동작할 수 있게 한다.

제8도는 VSYNC(38)을 발생하는 회로를 나타낸 것이다. (31)에서 입력한 PODD가 0이고 (28)이 2일때 (8-1)을 0으로 리셋하며 PODD가 0이고 (28)이 5일때 1로 세트하여 필드1의 수직 동기신호를 발생시킨다. 또한 PEVEN이 0이고 (28)이 265일때 (8-2)을 0으로 리셋하며 PEVEN이 0이고 (28)이 (8-2)를 1로 세트하여 필트2의 수직동기 신호를 발생시킨다. 필드1과 필드2의 수직 동기신호를 AND게이트에 입력하여 출력하면 제7도와 같은 수직 동기 신호인 VSYNC를 만들 수 있다.

따라서, 상기와 같이 구성되어 동작하는 본 발명은, CCIR 권고안인 656형식의 영상신호를 디지탈 NTSC인코더의 입력으로 이용할 수 있도록 CCIR권고안 656을 참고하여 설계한 것으로 656형식의 디지탈 영상신호를 NTSC 방식의 TV디코더에서 수신하여 아날로그 모니터로 디스플레이 할 수 있게 한다.

Claims (1)

1. CCIR 656형식의 영상신호를 입력받아 디코딩된 출력과 멀티 플렉싱 제어신호를 출력하는 디코더(3)와, 상기 CCIR 656형식의 영상신호를 입력받아 상기 해밍 디코더(3)의 인에이블 신호를 제공하는 해밍 디코더 제어회로(4)와, 상기 해밍 디코더(3)와 CCIR 656형식의 영상신호를 입력받아 그중 하나를 선택하여 출력하는 멀티플렉서(5)와, 상기 밀터플렉서(5)의 출력을 2클럭 지연시켜 색상신호를 출력하는 제1 및 제2 플립플롭(11,14)과, 상기 멀티플렉서(5)의 출력을 1클럭 지연시켜 휘도신호를 출력하는 제3플립플롭(13)과, 상기 멀티플렉서(5)의 출력을 입력받아 수평 및 수직 신호와, F비트와 화소 카운터 인에이블 신호를 출력하는 타이밍 기준신호 디코더(10)와, 상기 타이밍 기준신호 디코더(10)로부터 인에이블 신호를 입력받아 화소 어드레스를 출력하는 화소 카운터(27)와, 상기 화소 카운터(27)에서 출력하는 화소 어드레스를 입력받아 수평동기신호, 수평 기준신호, 화소의 홀수 워드와 짝수 워드, 디코더 인에블 신호, 상기 화소 카운터의 리셋신호를 출력하는 화소 디코더(34)와, 상기 타이밍 기준 신호 디코더(10)로부터 반전된 F비트를 제공받아 라인 카운터 인에이블 신호를 출력하는 초기 펄스 발생회로(23)와, 상기 초기 펄스 발생회로(23)으로부터의 인에이블 신호에 따라 라인 어드레스를 출력하는 라인 카운터(28)와, 상기 화소디코더(31)로부터의 수평 기준신호와, 상기 라인 카운터(28)로부터의 라인 어드레스를 입력받아 수직 동기신호를 출력하는 라인 디코더(32)를 구비하는 것을 특징으로 하는 디지탈요소 영상 신호변환장치.