KR970003508A - 반도체소자의 제조방법 - Google Patents

반도체소자의 제조방법 Download PDF

Info

Publication number
KR970003508A
KR970003508A KR1019950018865A KR19950018865A KR970003508A KR 970003508 A KR970003508 A KR 970003508A KR 1019950018865 A KR1019950018865 A KR 1019950018865A KR 19950018865 A KR19950018865 A KR 19950018865A KR 970003508 A KR970003508 A KR 970003508A
Authority
KR
South Korea
Prior art keywords
polysilicon layer
forming
bit line
semiconductor device
manufacturing
Prior art date
Application number
KR1019950018865A
Other languages
English (en)
Inventor
황성민
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019950018865A priority Critical patent/KR970003508A/ko
Priority to CN96106920A priority patent/CN1069150C/zh
Publication of KR970003508A publication Critical patent/KR970003508A/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 반도체소자의 제조방법에 관한 것으로서, 비트라인을 형성할 때 실리사이드막이 다결정실리콘층의 상측과 측벽을 감싸게 비트라인을 형성하거나, 다결정실리콘층의 양측벽에 실리사이드막을 형성하고, 후속공정을 진행하여 반도체소자를 형성하였으므로, 다결정실리콘층이나 실리사이드층으로 비트라인을 형성하는 경우 보다 비트라인의 저항이 50% 이상 감소되어 소자 동작의 신뢰성에 향상되고, 소자의 고집적화에 유리하며, 비트라인의 폭이 증가되는 비트라인과 금속배선 콘택홀간의 공정마진이 증가되어 공정수율이 향상된다.

Description

반도체소자의 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2A도 내지 제2E도는 본 발명의 일실시예에 따른 반도체 소자의 제조 공정도, 제3A도 내지 제3E도는 본 발명의 다른 실시예에 따른 반도체소자의 제조 공정도.

Claims (3)

  1. 소정 구조의 반도체기판상에 비트라인 콘택홀을 구비하는 절연막을 형성하는 공정과, 상기 구조의 전표면에 다결정실리콘층 패턴으로된 비트라인을 형성하는 공정과, 상기 다결정실리콘층 패턴의 표면에 실리사이드막을 형성한 공정을 구비하는 반도체소자의 제조방법.
  2. 제1항에 있어서, 상기 실리사이드막이 Mo, Ta, Cr, W, Nb 또는 Ti으로 이루어지는 군에서 임의로 선택되는 하나의 금속 실리사이드막인 것을 특징으로 하는 반도체소자의 제조방법.
  3. 소정 구조의 반도체기판상에 비트라인 콘택홀을 구비하는 제1절연막을 형성하는 공정과, 상기 구조의 전표면에 다결정실리콘층과 제2절연막을 순차적으로 형성하는 공정과, 상기 다결정실리콘층에서 비트라인으로 예정되어 있는 부분이 남도록 패터닝하여 다결정실리콘층 패턴을 형성하되, 상기 다결정실리콘층 패턴의 상측에 제2절연막 패턴이 남도록 하는 공정과, 상기 다결정실리콘층 패턴의 측면에 실리사이드막을 형성하는 공정을 구비하는 반도체소자의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950018865A 1995-06-30 1995-06-30 반도체소자의 제조방법 KR970003508A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019950018865A KR970003508A (ko) 1995-06-30 1995-06-30 반도체소자의 제조방법
CN96106920A CN1069150C (zh) 1995-06-30 1996-07-01 用于制造半导体器件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950018865A KR970003508A (ko) 1995-06-30 1995-06-30 반도체소자의 제조방법

Publications (1)

Publication Number Publication Date
KR970003508A true KR970003508A (ko) 1997-01-28

Family

ID=19419287

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950018865A KR970003508A (ko) 1995-06-30 1995-06-30 반도체소자의 제조방법

Country Status (2)

Country Link
KR (1) KR970003508A (ko)
CN (1) CN1069150C (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101515478B (zh) * 2002-09-30 2011-12-21 张国飙 改进的三维只读存储器
US7266798B2 (en) * 2005-10-12 2007-09-04 International Business Machines Corporation Designer's intent tolerance bands for proximity correction and checking
WO2010031203A1 (zh) * 2008-09-16 2010-03-25 上海宏力半导体制造有限公司 具有高电阻系数的半导体电阻元件及其制造方法
CN117177553A (zh) * 2022-05-23 2023-12-05 长鑫存储技术有限公司 半导体结构及其制备方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5362662A (en) * 1989-08-11 1994-11-08 Ricoh Company, Ltd. Method for producing semiconductor memory device having a planar cell structure

Also Published As

Publication number Publication date
CN1146072A (zh) 1997-03-26
CN1069150C (zh) 2001-08-01

Similar Documents

Publication Publication Date Title
KR970003718A (ko) 모스 전계 효과 트랜지스터 형성 방법
KR950034678A (ko) 집적 회로내에 전도성 접속부 형성 방법 및, 그 회로내의 전도성 부재
KR940020531A (ko) 콘택홀에 금속플러그 제조방법
KR970052544A (ko) 반도체 소자의 폴리레지스터 구조 및 그 제조방법
KR950001901A (ko) 콘택홀 제조방법
KR970003508A (ko) 반도체소자의 제조방법
KR950021526A (ko) 반도체 장치 및 그의 제조방법
KR970051945A (ko) 반도체장치의 제조방법
KR950025868A (ko) 반도체 소자의 비트라인 형성방법
KR930011110A (ko) 반도체 기억소자의 비트라인 제조 방법 및 그 구조
KR970052432A (ko) 반도체 소자의 게이트 전극 형성 방법
KR950034526A (ko) 고부하저항 제조방법
KR950021107A (ko) 콘택홀 형성방법
KR950004548A (ko) 반도체소자 제조방법
KR960032601A (ko) 폴리사이드와 폴리사이드간의 접촉방법
KR970003537A (ko) 타타늄 폴리-계의 cmos 회로 접촉부의 제조 방법
KR970077358A (ko) 반도체 장치의 트랜지스터의 게이트 전극 형성 방법
KR970003847A (ko) 반도체 소자의 콘택 제조방법
KR970013053A (ko) 반도체 장치의 콘택홀 형성 방법
KR980011908A (ko) 폴리사이드 구조의 게이트 전극 형성방법
KR940016618A (ko) 반도체장치의 제조방법
KR960019511A (ko) 반도체장치의 제조방법
KR960005957A (ko) 다층배선 형성방법
KR960012512A (ko) 반도체장치의 제조방법
KR970018072A (ko) 미세 접촉창을 형성할 수 있는 반도체 장치의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application