KR970003101B1 - Digital filter - Google Patents

Abstract

A digital filter is provided to process efficiently data at high speed in consideration of an applied signal's characteristics. This digital filter includes 1 to n sub-filters (B1 to Bn) connected in parallel. m filter coefficients are assigned in a zig-zag scanning manner in the order of 1 sub-filters (B1) to n sub-filters Bn. Each sub-filter has a delay group sequentially delaying the input data, a multiplier group multiplying the delayed data to the assigned filter coefficients one by one and producing its result, and an adder adding result data produced from the multiplier group and producing its result.

Description

디지탈 필터Digital filter

제1도는 일반적인 구조의 FIR 디지탈 필터에 대한 블록도.1 is a block diagram of a general structure FIR digital filter.

제2도는 본 발명에 따른 섭-필터부를 갖는 디지탈 필터의 구조를 나타낸 블록도.2 is a block diagram showing the structure of a digital filter having a sub-filter unit according to the present invention.

제3도는 본 발명에 따라서 입력이 1/n 섭-샘플링된 경우 필터링하기 위한 디지탈 필터의 구조를 나타낸 블록도.3 is a block diagram illustrating the structure of a digital filter for filtering when an input is 1 / n sub-sampled in accordance with the present invention.

제4도는 제2도에 대해서 필터가 수평으로 대칭구조인 경우의 필터 구성을 보인 블록도.4 is a block diagram showing the filter configuration when the filter is horizontally symmetrical with respect to FIG.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 지연수단 2 : 곱셈수단1: delay means 2: multiplication means

3 : 가산수단 4,5 : 섭-필터3: addition means 4, 5: sub-filter

본 발명은 디지탈 필터에 관한 것으로, 특히 입력신호가 섭-샘플링된 신호처리에 적합한 디지탈 필터에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to digital filters, and more particularly to digital filters suitable for signal processing in which an input signal is sub-sampled.

디지탈 기술에 따라 종래 아날로그방식의 텔레비젼을 디지탈 신호처리방식으로 실현하는 소위 고품위 텔레비젼의 개발이 진행되고 있고, 일부는 시험방송되고 있다.In accordance with digital technology, development of so-called high-definition television that realizes conventional analog television by digital signal processing is progressing, and part of it is being broadcasted.

그런데 기존 컬러TV에 비해 수직, 수평축으로 각각 2배씩, 전체적으로 4배 이상의 해상도를 기대할 수 있지만, 그 요구에 따라서 샘플링 주파수가 상당히 높게 되고, 따라서 일반 상용 칩으로는 실시간 데이타 처리에 못미치는 현실적인 문제가 있다.However, although the resolution can be expected to be twice as high as the vertical and horizontal axes, and more than four times as a whole, compared to the existing color TV, the sampling frequency is considerably higher according to the demand, and thus, a practical problem that the general-purpose chip falls short of real-time data processing is difficult. have.

고품위 TV의 실현을 위해서 이미 서로 다른 방식이 출현되어 있고, 특히 섭-샘플링 방식으로 주파수 대역폭을 감축하는 방식이 실현되고 있다.Different methods have already emerged for the realization of high quality TV, and in particular, a method of reducing the frequency bandwidth by the sub-sampling method has been realized.

한편, 수신측의 디코더부는 송신된 데이타의 처리를 위해서 이를테면 5차 유한 임펄스 응답형(FIR) 필터를 사용하여 데이타를 처리하는 과정에서 제1도에 도시한 바와 같이 구성을 갖는 잘 알려진 구조의 필터를 사용하고 있다.Meanwhile, a decoder having a well-known structure having a structure as shown in FIG. 1 in the process of processing data using a fifth-order finite impulse response type (FIR) filter, for example, for processing the transmitted data. I'm using.

출력 y(n)은 다음의 식과 같이 표현될 수 있으며, 입력신호는 x(n)이고, C₀내지 C₄는 필터 계수이다.The output y (n) can be expressed as the following equation, where the input signal is x (n) and C ₀ to C ₄ are filter coefficients.

이때, (제1식)에 있어서, 계수값은 잘 알려진 디지탈 필터 설계방식으로 얻어질 수 있고, 상기 식을 실현하는 구성이 제1도에 도시되었으며, 도면에서 z-1은 지연수단(1)을 지칭하고, 곱셈수단(2)과 가산수단(3)에 의해서 FIR 디지탈 필터가 실현되고 HDTV를 위한 디코더내에 구성된다.At this time, in (Formula 1), the coefficient value can be obtained by a well-known digital filter design scheme, and a configuration for realizing the formula is shown in FIG. 1, in which z-1 denotes the delay means (1). The FIR digital filter is realized by the multiplying means 2 and the adding means 3 and constituted in a decoder for HDTV.

통상적으로, HDTV의 송신측에서는 주파수 대역폭을 감축하기 위해 데이터를 섭-샘플링해서 전송하는데, 예를들어, X0, X1, X2, X3, X4, X5, X6, X7, X8, X9, X10, X11, X12…의 데이터열을 1/2로 섭-샘플링할 경우, X0, 0, X2, 0, X4, 0, X6, 0, X8, 0, X10, 0, X12, 0,…과 같은 데이터열이 생성되며, 송신측에서 이를 수신측으로 전송할때 0 데이터들을 뺀 X0, X2, X4, X6, X8, X10, X12…만을 전송한다.Typically, the transmitting side of an HDTV transmits by sub-sampling data in order to reduce the frequency bandwidth, for example, X0, X1, X2, X3, X4, X5, X6, X7, X8, X9, X10, X11, X12... When sub-sampling the data streams of ½, X0, 0, X2, 0, X4, 0, X6, 0, X8, 0, X10, 0, X12, 0,... A data string is generated such that X0, X2, X4, X6, X8, X10, X12... Only send.

따라서 수신측에서는 상술한 X0, X2, X4, X6, X8, X10, X12…의 데이터열이 수신되면 이를 다시 X0, 0, X2, 0, X4, 0, X6, 0, X8, 0, X10, 0, X12, 0,…과 같이 데이터와 데이터 사이에 0을 삽입한 데이터열로 복원한 후 제1도에 도시된 디지탈 필터를 통해 0 데이터들을 새로운 데이터로 보간한다.Therefore, on the receiving side, the aforementioned X0, X2, X4, X6, X8, X10, X12... When a data string of is received, it is again X0, 0, X2, 0, X4, 0, X6, 0, X8, 0, X10, 0, X12, 0,... As shown in FIG. 1, the data is reconstructed into a data string in which zero is inserted between the data and the data. The zero data is interpolated as new data through the digital filter shown in FIG.

즉, 제1도에서 x(n)=X0, 0, X2, 0, X4, 0, X6, 0, X8, 0, X10, 0, X12, 0,…과 같은 데이터열이 디지탈 필터에 입력되면 대응되는 디지탈 필터의 출력은 y(n)=X0*C0, X0*C1, X0*C2+X2*C0, X0*C3+X2*C1, X0*C4+X2*C2+X6*C0, X2*C3+X6*C1,X2*C4+X6*C2+X8*C0,X6*C3+X8*C1, X6*C4+X8*C2+X10*C0, X8*C3+X10*C1, X8*C4+X10*C2+X12*C0…과 같이 출력되어 결과적으로 0 데이터들을 보간하게 되는 것이다.That is, in FIG. 1, x (n) = X0, 0, X2, 0, X4, 0, X6, 0, X8, 0, X10, 0, X12, 0,... If a data string such as is input to the digital filter, the corresponding digital filter output is y (n) = X0 * C0, X0 * C1, X0 * C2 + X2 * C0, X0 * C3 + X2 * C1, X0 * C4 + X2 * C2 + X6 * C0, X2 * C3 + X6 * C1, X2 * C4 + X6 * C2 + X8 * C0, X6 * C3 + X8 * C1, X6 * C4 + X8 * C2 + X10 * C0, X8 * C3 + X10 * C1, X8 * C4 + X10 * C2 + X12 * C0... The output is as follows, resulting in interpolation of zero data.

이와 같은 제1도의 구성은 일반적인 것이나, HDTV 응용에서 입력신호 x(n)은 주기적으로 제로값을 갖는 것을 고려한다면, 실시간 처리에 문제가 되는 고속처리를 보다 효율적으로 처리할 수 있음에도 불구하고, 상기 설명한 바와 같이 종래에는 입력신호의 특성을 고려함이 없이 필터를 사용하고 있어 비효율적이었다.Although the configuration of FIG. 1 is general, considering that the input signal x (n) has a zero value periodically in an HDTV application, the high speed processing that is a problem for real time processing can be processed more efficiently. As described above, the conventional filter is inefficient without considering the characteristics of the input signal.

본 발명의 목적은 HDTV 수신 디코더의 디지탈 필터를 입력신호의 특성을 고려하여 고속으로 그리고 보다 효율적으로 데이터를 처리하도록 한 디지탈 필터를 제공하는 것이다.SUMMARY OF THE INVENTION An object of the present invention is to provide a digital filter in which a digital filter of an HDTV receiving decoder processes data at high speed and more efficiently in consideration of characteristics of an input signal.

본 발명은 상기 목적을 달성하기 위하여 입력되는 1/n(n : 양의 정수) 섭-샘플링된 데이터열을 m(m : 양의 정수)개의 필터 계수들을 이용하여 필터링함으로서, 섭-샘플링되기 이전의 원래의 기이를 갖는 데이터열로 복원되도록 보간하는 디지탈 필터에 있어서 : 순차적으로 병렬 연결된 제1 내지 제n 섭-필터들로서 ; 상기 m개의 필터 계수들을 상기 제1 내지 제n 섭-필터에 지그-재그 스캔방식으로 할당하고, 상기 제1 내지 제n 섭-필터 각각을 ; 상기 입력되는 데이터들을 순차 지연시키는 지연기군과, 현재 입력되는 데이터와 상기 지연기에 의해 순차 지연된 상기 데이터들을 상기 할당된 필터 계수들과 일대일 대응시켜 곱한 후 출력하는 곱셈기군, 및 상기 곱셈기군으로부터 출력되는 데이터들을 가산하여 출력하는 가산기로 구성함을 특징으로 한다.The present invention filters the 1 / n (n: positive integer) sub-sampled data string input to achieve the above object by using m (m: positive integer) filter coefficients, before sub-sampling. A digital filter for interpolating to be restored to a data sequence having an original bizarre of, comprising: first to nth sub-filters sequentially connected in parallel; Assign the m filter coefficients to the first to nth sub-filters in a zigzag scan manner, and assign each of the first to nth sub-filters; A multiplier group for sequentially multiplying the input data with a delay group for delaying the input data, the data currently input and the data sequentially delayed by the delay unit with the assigned filter coefficients, and then outputting the multiplier group; And an adder for adding and outputting data.

이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail the present invention.

도 2는 본 발명의 실시예에 따른 디지탈 필터를 나타낸 블록 구성도로서, 1/2 섭-샘플링된 데이터가 입력될 경우, C-4 내지 C4의 필터 계수로 입력 데이터를 필터링하는 경우가 예시된다.FIG. 2 is a block diagram illustrating a digital filter according to an exemplary embodiment of the present invention, in which case input data is filtered by filter coefficients of C-4 to C4 when 1/2 sub-sampled data is input. .

도 2에서, 입력되는 데이터열이 1/2 섭-샘플링된 데이터열일 경우, 두개의 섭-필터(4,5)를 병렬로 연결하고, 9개의 필터 계수, 즉 C-4 내지 C4의 필터 계수들이 상위 섭-필터(4)와 하위 섭-필터(5)에 번갈아 가며 지그재그(zigzag) 스캔방식으로 할당되도록 구성한다.In FIG. 2, when the input data string is a 1/2 sub-sampled data string, two sub-filters 4 and 5 are connected in parallel, and nine filter coefficients, that is, filter coefficients of C-4 to C4 Are alternately assigned to the upper sub-filter 4 and the lower sub-filter 5 in a zigzag scan manner.

따라서 제2도에서 알 수 있듯이, 상위 섭-필터(4)에는 C-4, C-2, C0, C2, C4의 필터 계수들이 할당되고, 하위 섭-필터(5)에는 C-3, C-1, C3의 필터 계수들이 할당되며, 상위 섭-필터(4)와 하위 섭-필터(5)는 각기 할당된 필터 계수를 이용하여 입력되는 데이터를 필터링한다. 또한 상위 섭-필터(4)와 하위 섭-필터(5)는 각각 제2도에 도시한 바와 같이 지연수단(1)과 곱셈수단(2)과, 가산수단(3)을 사용하여 구성된다.Thus, as can be seen in FIG. 2, filter coefficients of C-4, C-2, C0, C2, and C4 are assigned to the upper sub-filter 4, and C-3 and C are assigned to the lower sub-filter 5. Filter coefficients of -1 and C3 are allocated, and the upper sub-filter 4 and the lower sub-filter 5 respectively filter the input data using the assigned filter coefficients. In addition, the upper sub-filter 4 and the lower sub-filter 5 are configured using delay means 1, multiplication means 2, and addition means 3, respectively, as shown in FIG.

이와 같이 구성된 본 발명의 실시예에 따른 디지탈 필터의 동작 설명은 다음과 같다.Operation of the digital filter according to the embodiment of the present invention configured as described above is as follows.

본 발명의 실시예에 따른 디지탈 필터의 입력은 종래 기술의 X0, 0, X2, 0, X4, 0, X6, 0, X8, 0, X10, 0, X12, 0,…과 같이 주기적으로 0이 삽입된 데이터열이 아니라, X0, X2, X4, X6, X8, X10, X12…같이 1/2 섭-샘플링된 데이터열 그대로 입력된다.The input of the digital filter according to the embodiment of the present invention is X0, 0, X2, 0, X4, 0, X6, 0, X8, 0, X10, 0, X12, 0,... It is not a data string in which zeros are inserted periodically, such as X0, X2, X4, X6, X8, X10, X12. Likewise, the 1/2 sub-sampled data string is input as it is.

상위 섭-필터(4)와 하위 섭-필터(5)에 각각 X0, X2, X4, X6, X8, X10, X12,…같은 데이터열이 입력되면 상위 섭-필터(4) 및 하위 섭-필터(5)는 각각The upper sub-filter 4 and the lower sub-filter 5 are X0, X2, X4, X6, X8, X10, X12,... When the same data string is input, the upper sub-filter 4 and the lower sub-filter 5 are respectively

이와 같이 종래 기술의 X0, 0, X2, 0, X4, 0, X6, 0, X8, 0, X10, 0, X12, 0,…과 같이 주기적으로 0이 삽입된 데이터열이 C-4 내지 C4의 필터 계수를 갖는 단일 디지탈 필터에 의해 필터링된 결과와, X0, X2, X4, X6, X8, X10, X12…같은 데이터열이 본 발명의 상위 섭-필터(4) 및 하위 섭-필터(5)로 구성된 데이터 필터에 의해 필터링된 결과를 비교해보면 그 결과가 같음을 알 수 있을 것이다.Thus, prior arts X0, 0, X2, 0, X4, 0, X6, 0, X8, 0, X10, 0, X12, 0,... As shown in FIG. 5, the data string periodically inserted as follows is filtered by a single digital filter having filter coefficients of C-4 to C4, and X0, X2, X4, X6, X8, X10, X12... Comparing the result of the same data string filtered by the data filter composed of the upper sub-filter 4 and the lower sub-filter 5 of the present invention, it will be understood that the result is the same.

또한 X0, 0, X2, 0, X4, 0, X6, 0, X8, 0, X10, 0, X12, 0,…과 같이 주기적으로 0이 삽입된 데이터열이 C-4 내지 C4의 필터 계수를 갖는 단일 데이터 필터에 필터링되어 출력되는 속도보다, X0, X2, X4, X6, X8, X10, X12…같은 데이터열이 본 발명의 상위 섭-필터(4) 및 하위 섭-필터(5)로 구성된 디지탈 필터에 의해 필터링되어 출력되는 속도가 2배 빠름을 알 수 있을 것이다.And X0, 0, X2, 0, X4, 0, X6, 0, X8, 0, X10, 0, X12, 0,... X0, X2, X4, X6, X8, X10, X12,... Are not equal to the rate at which data strings with zeros inserted periodically are filtered out to a single data filter having filter coefficients of C-4 to C4. It will be appreciated that the same data string is filtered and output by the digital filter consisting of the upper sub-filter 4 and the lower sub-filter 5 of the present invention, which is twice as fast.

한편, C-4 내지 C4의 필터 계수를 갖는 단일 디지탈 필터의 통상적인 출력 표현식은 상술한 식(1)과 유사하게 다음의 식(2)로 표현될 수 있으며, 본 발명의 실시예에 따르면 이와 같은 식(2)는 다음의 식(3)와 (4)로 표현될 수 있다.On the other hand, a typical output expression of a single digital filter having a filter coefficient of C-4 to C4 can be represented by the following equation (2) similar to the above equation (1), according to an embodiment of the present invention The same equation (2) can be expressed by the following equations (3) and (4).

즉, 1/2 섭-샘플링된 데이터열에 대하여, 각 데이터와 데이터 사이에 0을 삽입하여 입력 데이터열의 길이를 2배로 늘린 후 식(2)와 같은 응답 특성을 갖는 디지탈 필터에 의해 보간을 수행하는 경우에 대해, 1/2 섭-샘플링된 데이터열의 각 데이터와 데이터 사이에 0을 삽입하는 과정을 생략하고, 1/2 섭-샘플링된 데이터열, 그 자체를 식(3)과 식(4)와 같은 응답 특성을 갖는 두개의 섭-필터에 의해 보간을 수행해도 동일한 결과를 얻을 수 있게 되는 것이다.That is, for the 1/2 sub-sampled data string, the length of the input data string is doubled by inserting 0 between each data and the data, and then interpolated by a digital filter having a response characteristic as shown in Equation (2). For the case, the step of inserting zeros between each data of the 1/2 sub-sampled data string and the data is omitted, and the half sub-sampled data string, itself, is represented by equations (3) and (4). The same result can be obtained even when interpolation is performed by two sub-filters having the same response characteristics.

상술한 설명은 1/2 섭-샘플링과, 9차 FIR 디지탈 필터 구성에 대해서 설명한 것이나, 다음에 설명하는 바와 같이 입력신호가 1/n 섭-샘플링된 신호에 대해서도 같은 논리로 확장할 수 있다.The above description is for the 1/2 sub-sampling and 9th order FIR digital filter configurations, but the same logic can be extended to the 1 / n sub-sampled signal as described below.

입력신호가 1/n 섭-샘플링된 경우라면, 제3도와 같이 구현될 수 있고, 이것은 제2도의 일반화이다. 제3도에서 블록(B1 내지 Bn)은 제2도에서와 같은 섭-필터이다.If the input signal is 1 / n sub-sampled, it can be implemented as shown in FIG. 3, which is the generalization of FIG. Blocks B1 to Bn in FIG. 3 are sub-filters as in FIG.

제3도에서 1/n 섭-샘플링된 입력 데이터열을 m개의 필터 계수가 할당된 디지탈 필터를 통과시켜, 입력 데이터열의 길이를 n배로 확장하는 경우에, 본 발명에서는 n개의 섭-필터(B1 내지 Bn)를 병렬로 구성한 후 m개의 필터 계수들을 각각 섭-필터(B1 내지 Bn)에 분할하여 할당하되, m개의 필터 계수들을 제1 섭-필터(B1)에서부터 제n 섭-필터(Bn)까지 순차적으로 지그-재그 스캔방식으로 각각 할당하고, 각 섭-필터(B1 내지 Bn)는 할당된 필터 계수들을 이용하여 입력되는 데이터열을 필터링하도록 구성한다.In FIG. 3, when the 1 / n sub-sampled input data string is passed through a digital filter assigned with m filter coefficients to extend the length of the input data string by n times, the present invention provides n sub-filters B1. To Bn in parallel, m filter coefficients are divided into sub-filters B1 to Bn, respectively, and m filter coefficients are allocated from the first sub-filter B1 to the nth sub-filter Bn. The sub-filters B1 to Bn are configured to sequentially filter the input data using the assigned filter coefficients.

따라서 제3도에서 각 섭-필터(B1 내지 Bn)의 필터 계수들은 다음과 같이 표시될 수 있으며, 필터 구현시 설계된 계수값을 사용하여 각각의 블록을 구성하면 된다.Accordingly, in FIG. 3, the filter coefficients of the sub-filters B1 to Bn may be represented as follows, and each block may be configured using coefficient values designed when implementing the filter.

B1 : nk[C0,Cn,C2n…]B1: nk [C0, Cn, C2n ... ]

B2 : nk+1[C1,Cn+1,C2n+1…]B2: nk + 1 [C1, Cn + 1, C2n + 1... ]

· ·· ·

· ·· ·

Bn : nk+(n-1)[Cn-1,C2n-1,C4n-1…]Bn: nk + (n-1) [Cn-1, C2n-1, C4n-1... ]

한편, 제2도의 구성은 입력신호에 대해서 병렬 형태의 구성이나 필터가 수평축으로 대칭성을 갖는 구조의 경우라면, 본 분야의 통상적인 기술로서 제4도에 나타낸 바와 같이 구성하여도 된다.On the other hand, the configuration of FIG. 2 may be configured as shown in FIG. 4 as a conventional technique in the art, in the case of a configuration in parallel with respect to an input signal or a structure in which the filter is symmetrical on the horizontal axis.

제4도의 경우는 입력이 섭-샘플링되고, 필터 구조가 대칭성이 있을때, 즉 기준탭의 필터 계수를 중심으로 좌,우 필터 계수가 대칭적으로 동일할 때, 가장 효율적으로 동작할 수 있을 것이다.In the case of FIG. 4, the input may be sub-sampled, and when the filter structure is symmetrical, that is, when the left and right filter coefficients are symmetrically identical around the filter coefficient of the reference tap, it may operate most efficiently.

제2도의 각각의 섭-필터(4),(5)는 제4도와 비교되고, 제4도의 경우는 계수의 대칭성, 즉 좌,우 필터 계수값이 대칭적으로 동일하다는 것에 이해서 C4, C2, C0의 3개만의 계수로 필터를 구성하는 섭-필터(4)의 예이고, 섭-필터(5)는 단지 C3, C1 2개만의 계수로 필터를 구성하는 예를 나타내고 있다.Each sub-filter 4, 5 of FIG. 2 is compared with FIG. 4, and in FIG. 4, the coefficients of symmetry, i.e., the left and right filter coefficient values are symmetrically identical, and C4, C2 Is an example of the sub-filter 4 constituting the filter with only three coefficients of C0, and the sub-filter 5 shows an example of constituting the filter with only the coefficients of only C3 and C1.

이와 같이 본 발명에 따르면 높은 샘플링 주파수에 의한 디지탈 신호의 필터 처리에 있어서, 섭-샘플링한 HDTV 신호 처리의 속도가 향상되고, 하드웨어의 구성이 간략화되어 실시간 처리가 가능한 효과가 있다.As described above, according to the present invention, in the filter processing of the digital signal by the high sampling frequency, the speed of the sub-sampled HDTV signal processing is improved, the hardware configuration is simplified, and the real-time processing is possible.

Claims (2)

입력되는 1/n(n : 양의 정수) 섭-샘플링된 데이터열을 m(m : 양의 정수)개의 필터 계수들을 이용하여 필터링함으로서, 섭-샘플링되기 이전의 원래의 길이를 갖는 데이터열로 복원되도록 보간하는 디지탈 필터에 있어서 : 순차적으로 병렬 연결된 제1 내지 제n 섭-필터들(B1 내지 Bn)로서 ; 상기 m개의 필터 계수들이 상기 제1 섭-필터(B1)에서부터 제n 섭-필터(Bn)의 순으로 지그-재그 스캔방식으로 할당되고, 상기 제1 내지 제n 섭-필터(B1 내지 Bn) 각각은 ; 상기 입력되는 데이터들을 순차 지연시키는 지연기군과, 현재 입력되는 데이타와 상기 지연기에 의해 순차 지연된 상기 데이터들을 상기 할당된 필터 계수들과 일대일 대응시켜 곱한 후 출력하는 곱셈기군, 및 상기 곱셈기군으로부터 출력되는 데이터들을 가산하여 출력하는 가산기로 구성된 디지탈 필터.Filters the input 1 / n (n: positive integer) sub-sampled data string using m (m: positive integer) filter coefficients to a data string having the original length before sub-sampled. A digital filter for interpolating to be reconstructed, comprising: first to nth sub-filters B1 to Bn sequentially connected in parallel; The m filter coefficients are allocated in a zigzag scan method in order from the first sub-filter B1 to the nth sub-filter Bn, and the first to nth sub-filters B1 to Bn. Each is; A multiplier group for multiplying and outputting a delay group for sequentially sequencing the input data, and multiplying the currently input data and the data sequentially delayed by the delay unit with the assigned filter coefficients, and outputting the multiplier group; Digital filter comprising an adder for adding and outputting data. 제1항에 있어서, 상기 제1 내지 제n 섭-필터(B1 내지 Bn) 각각은 유한 임펄스 응답형 타입의 필터인 것을 특징으로 하는 디지탈 필터.The digital filter as claimed in claim 1, wherein each of the first to nth sub-filters (B1 to Bn) is a filter of a finite impulse response type.