KR970002480B1 - Motion compensating device applicable to region partitioning - Google Patents
Motion compensating device applicable to region partitioning Download PDFInfo
- Publication number
- KR970002480B1 KR970002480B1 KR1019930023319A KR930023319A KR970002480B1 KR 970002480 B1 KR970002480 B1 KR 970002480B1 KR 1019930023319 A KR1019930023319 A KR 1019930023319A KR 930023319 A KR930023319 A KR 930023319A KR 970002480 B1 KR970002480 B1 KR 970002480B1
- Authority
- KR
- South Korea
- Prior art keywords
- data
- serial
- unit
- memory
- predetermined number
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/015—High-definition television systems
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
Abstract
Description
제1도는 본 발명에 따른 움직임보상장치도.1 is a motion compensation device according to the invention.
제2a∼d도는 1블럭기간동안 제1도의 데이터재배열수단에서 출력되는 데이터를 전달하는 주기.2a to d are cycles for transferring data output from the data rearranging means of FIG. 1 during one block period.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
10 : 직병렬변환부 20 : 차분펄스코드변조부10: serial-parallel converter 20: differential pulse code modulator
30 : 제1메모리 40 : 제2메모리30: first memory 40: second memory
50 : 데이터재배열부 60 : 전달부50: data rearrangement unit 60: transfer unit
1, 2, 3, 4 : 제1,2,3,4직병렬변환수단1, 2, 3, 4: first, second, third, fourth parallel conversion means
11, 12, 13, 14 : DPCM(Differential Pulse Code Modulation)수단11, 12, 13, 14: DPCM (Differential Pulse Code Modulation) means
61, 62, 63, 64 : 제1, 2, 3, 4, 버퍼61, 62, 63, 64: 1st, 2, 3, 4, buffer
본 발명은 고화질의 동영상신호처리시스템에 있어서 화면분할구조에 적용되는 움직임보상장치에 관한 것으로, 특히 복호화시 분할된 화면의 움직임을 소정의 블럭단위로 보상하기 위한 움직임보상장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a motion compensation device applied to a screen division structure in a high quality video signal processing system, and more particularly, to a motion compensation device for compensating for the motion of a divided screen in predetermined block units.
대표적인 고화질의 동영상신호처리시스템으로는 HDTV(High Definition Television)를 들 수 있다. HDTV는 비트스트림(Bit Stream)형태의 디지탈데이터로 신호처리를 수행하므로 인하여 처리되는 데이터량이 많기 때문에 영상압축기법을 이용하여 처리하고 있다. 특히 방송되는 영상신호는 연속성을 갖는 동화상이므로 전화상과 현재 화상간의 상관도가 높다는 점을 이용하여, 압축시 전화상과 현재 화상간의 움직임 정도를 검출하여 변화된 부분만을 부호화 및 복호화함으로써 데이터압축효율을 높이고 있다. 움직임보상장치는 이와 같은 움직임정도의 검출에 따른 처리를 수행하는 것으로, 잘 알려진 바와 같이 부호화시에는 이산여현변환(DCT : Discrete Cosine Transform)전에 매크로블럭(Macro Block : MC)단위로 현재 프레임데이터와 전에 인가된 프레임데이터간의 상관도가 가장 높은 부분을 추정하고, 추정된 데이터로 움직임보상을 하여 이산여현변환한다.A typical high definition video signal processing system is HDTV (High Definition Television). Since HDTV performs signal processing with digital data in the form of a bit stream, it is processed using an image compression technique because a large amount of data is processed. In particular, since the video signal being broadcast is a moving picture having continuity, the correlation between the telephone image and the current image is high, and thus the degree of movement between the telephone image and the current image is detected, and only the changed portion is encoded and decoded to improve data compression efficiency. It is raising. The motion compensator performs the processing according to the detection of the motion degree. As is well known, the motion compensator performs the processing of the current frame data in units of macro blocks (Mac Block) before the Discrete Cosine Transform (DCT). The highest correlation between the previously applied frame data is estimated, and motion compensation is performed on the estimated data to perform discrete cosine transform.
이때 상관도가 가장 높은 부분의 추정에 따라 검출되는 움직임벡터(Motion Vector : MV)는 부가정보로서 전달된다. 복호화시에는 역이산여현변환(IDCT : Inverse Discrete Cosine Transform)된 데이터에 대하여 부가정보로 전달되는 움직임벡터를 이용하여 역으로 움직임보상을 하여 디스플레이되도록 한다.At this time, a motion vector (MV) detected according to the estimation of the portion having the highest correlation is transmitted as additional information. In decoding, the data is displayed by performing motion compensation on the inverse discrete cosine transform (IDCT) data by using a motion vector transmitted as additional information.
이러한 움직임보상은 고속처리를 하기 위하여 화면을 분할처리한 경우에 종래에는 분할된 각 모듈(예를 들어 한 화면에 대하여 2분할의 경우는 2모듈, 4분할의 경우는 4모듈)에 대하여 시간적인 위상을 달리하여 처리하였다. 예를 들어 4분할한 화면을 복호화하는 경우, 역이산여현변환된 데이터가 각각의 4분할 화면에 1 : 1 대응되는 병렬변환회로를 통해 병렬데이터로 변환되면, 움직임벡터를 이용하여 이전프레임메모리로부터 판독되는 데이터와 대응시키기 위하여 시분할적으로 데이터를 재배열하여야 한다. 다시 말해서 움직임벡터는 이전 프레임메모리에 저장되어 있는 데이터와 분할수의 정수배로 판독할 수 있도록 발생되기 때문에 이전프레임메모리로부터 판독되는 데이터와 직병렬변환회로에서 출력되는 데이터를 대응시키기 위하여 직병렬변환회로에서 출력되는 데이터를 재배열하여야 하는 문제점이 있었다.Such motion compensation is conventionally performed in the case of dividing the screen for high speed processing. For example, the motion compensation is performed in a timely manner with respect to each divided module (e.g., 2 modules for 2 divisions and 4 modules for 4 divisions). The phases were treated differently. For example, in the case of decoding a 4-split screen, when the inverse discrete cosine transformed data is converted into parallel data through a parallel conversion circuit that corresponds 1: 1 to each of the 4-split screens, the motion vector is used to decode the previous frame memory. The data must be rearranged time-divisionally to correspond with the data being read. In other words, since the motion vector is generated so that the data stored in the previous frame memory can be read at an integer multiple of the number of divisions, the serial-parallel conversion circuit is required to correspond the data read out from the previous frame memory with the data output from the serial-to-parallel conversion circuit. There was a problem that rearranges the output data.
따라서 본 발명의 목적은 고화질의 동영상신호처리시스템에 있어서 이산여현변환 및 가변장부호화에 의하여 압축된 데이터에 대한, 복호화시, 소정의 블럭단위로 이전프레임메모리에 출력되어 재배열된 데이터를 분할모듈별로 시분할처리하여, 모듈별로 병렬처리되는 역이산여현변환된 데이터의 움직임을 보상하기 위한 화면분할구조에 적용되는 움직임보상장치를 제공함에 있다.Accordingly, an object of the present invention is to divide data that is output and rearranged to a previous frame memory in a predetermined block unit during decoding on data compressed by discrete cosine transform and variable length encoding in a video signal processing system having high quality. The present invention provides a motion compensation apparatus applied to a screen division structure for compensating for motion of inverse discrete cosine transformed data which is processed in parallel by modules and processed in parallel for each module.
상기 목적을 달성하기 위하여 본 발명은 이산여현변환 및 가변장부호화에 의하여 압축된 데이터를 원래의 상태로 복원하기 위한 동영상신호처리시스템의 화면분할구조에 적용되는 움직임보상장치에 있어서; 압축된 데이터가 동영상신호처리시스템의 가변장복호화 및 역양장화, 역이산여현변환을 거쳐 인가되는 직렬데이터를 소정수의 분할모듈별로 변환처리하기 위한 직병렬변환부; 현재프레임데이터를 소정수의 분할모듈별로 번지를 설정하여 저장하는 제1메모리; 저장된 이전프레임데이터중 해당되는 데이터를 현재 인가되는 움직임벡터에 의하여 판독하기 위한 제2메모리; 제2메모리에서 출력되는 데이터를 움직임보상을 위해 재배열하여 출력하기 위한 데이터재배열부; 소정의 블럭처리기간을 분할된 화면수만큼 시분할하고, 데이터재배열부에서 출력되는 소정수의 분할모듈에 해당되는 각각의 데이터를 해당되는 기간동안만 전달하도록 하는 전달부; 분할모듈별로 전달부에서 출력되는 데이터를 직병렬변환부에서 출력되는 데이터와 차분펄스코드변조를 하여 현재프레임데이터로 제1메모리로 출력하기 위한 차분펄스코드변조부를 포함함을 특징으로 한다.In order to achieve the above object, the present invention provides a motion compensation apparatus applied to a screen splitting structure of a video signal processing system for restoring data compressed by discrete cosine transform and variable length encoding to its original state; A serial-to-parallel conversion unit for converting the serial data into which the compressed data is applied through variable length decoding, inverse rearranging, and inverse discrete cosine transform of the moving picture signal processing system for each predetermined number of division modules; A first memory configured to store and store current frame data by a predetermined number of division modules; A second memory for reading corresponding data among the stored previous frame data by a motion vector currently applied; A data reordering unit for rearranging and outputting data output from the second memory for motion compensation; A transfer unit for time-dividing the predetermined block processing period by the number of divided screens, and transferring each data corresponding to the predetermined number of division modules outputted from the data reordering unit only during the corresponding period; And a differential pulse code modulator for performing differential pulse code modulation on the data output from the transfer unit for each split module with the data output from the serial-to-parallel conversion unit and outputting the current frame data to the first memory.
이하, 첨부된 도면을 참조하여 본 발명에 대하여 상세히 설명하기로 한다.Hereinafter, with reference to the accompanying drawings will be described in detail with respect to the present invention.
제1도는 본 발명에 따른 움직임보상장치도로서, 한 화면을 4분할한 경우이다.1 is a diagram of a motion compensation apparatus according to the present invention, in which one screen is divided into four sections.
제1도는, 동영상복호화를 위하여 비트스트림의 형태로 인가되는 분할모듈별 병렬데이터로 변환처리하기 위한 직병렬변환부(10)와, 현재의 프레임데이터를 분할모듈별로 번지를 지정하여 저장하기 위한 제1메모리(30)와, 이전프레임데이터를 저장하고 가변장복화시 검출된 움직임벡터에 의하여 소정의 데이터를 판독하기 위한 제2메모리(40)와, 제2메모리(40)에서 출력되는 신호를 움직임보상을 위하여 재배열하기 위한 데이터재배열부(50)와, 데이터재배열부(50)에서 출력되는 신호는 1블럭기간동안 분할모듈별로 해당되는 데이터를 시분할적으로 전달하기 위한 전달부(60)와, 전달부(60)에서 출력되는 데이터와 직병렬변환부(10)에서 출력되는 데이터를 차분펄스코드변조(DPCM : Differential Pulse Code Modulation, 이하 DPCM 이라함)하여 현재 프레임데이터로 제1메모리(30)로 출력하기 위한 차분펄스코드변조부(20)로 이루어진다.FIG. 1 is a diagram illustrating a serial / parallel conversion unit 10 for converting and processing parallel data per division module applied in the form of a bit stream for video decoding, and a scheme for designating and storing current frame data for each division module. The first memory 30, the second memory 40 for storing the previous frame data and reading out predetermined data by the motion vector detected at the time of variable decoding, and the signal output from the second memory 40 are moved. The data rearrangement unit 50 for rearranging for compensation and the signal output from the data rearrangement unit 50 may include a transfer unit 60 for time-divisionally transferring data corresponding to each divided module for one block period; Differential pulse code modulation (DPCM) is used to convert the data output from the transmission unit 60 and the data output from the serial-to-parallel conversion unit 10 into a first memo as the current frame data. It comprises a differential pulse code modulator 20 for output to 30.
좀더 상세하게, 직병렬변환부(10)는 분할된 화면수만큼의 직병렬변환수단을 구비하여 해당되는 화면의 데이터를 병렬데이터로 변환하기 위한 것으로, 제1도의 경우는 4분할한 예이므로, 1번째 화면에 해당되는 데이터를 병렬데이터로 변환하기 위한 제1직병렬변환수단(1)과, 2번째 화면에 해당되는 병렬데이터로 변환하기 위한 제2직병렬변환수단(2)과, 3번째 화면에 해당되는 데이터를 병렬데이터로 변환하기 위한 제3직병렬변환수단(3)과, 4번째 화면에 해당되는 데이터를 병렬데이터로 변환하기 위한 제4직병렬변환수단(4)로 이루어진다.In more detail, the serial-to-parallel conversion unit 10 includes serial-to-parallel conversion means equal to the number of divided screens, and converts the data of the corresponding screen into parallel data. In the case of FIG. A first serial-parallel conversion means (1) for converting data corresponding to the first screen into parallel data, a second serial-parallel conversion means (2) for converting the parallel data corresponding to the second screen, and a third And a third serial-parallel conversion means 3 for converting the data corresponding to the screen into parallel data, and a fourth serial-parallel conversion means 4 for converting the data corresponding to the fourth screen into parallel data.
전달부(60) 역시 데이터 재배열부(50)에서 출력되는 데이터에 대하여 1번째 화면의 데이터를 전달하는 제1버퍼(61)와, 2번째 화면의 데이터를 전달하는 제2버퍼(62)와, 3번째 화면의 데이터를 전달하는 제3버퍼(63)와, 4번째 화면의 데이터를 전달하는 제4버퍼(64)로 이루어진다.The transfer unit 60 also includes a first buffer 61 which transfers data of the first screen to the data output from the data rearrangement unit 50, a second buffer 62 which transfers data of the second screen, The third buffer 63 transfers the data of the third screen and the fourth buffer 64 transfers the data of the fourth screen.
DPM부(20)도 분할 화면수만큼의 DPCM 수단으로 구성되어 있다. 즉, 제1직병렬변환수단(1)에서 출력되는 신호를 제1버퍼(61)에서 출력되는 신호와 덧셈처리하기 위한 제1DPCM 수단(11)과, 제2직병렬변환수단(2)에서 출력되는 신호는 제2버퍼(62)에서 출력되는 신호와 덧셈처리하기 위한 제2DPCM 수단(12)와, 제3직병렬변환수단(3)에서 출력되는 신호를 제3버퍼(63)에서 출력되는 신호와 덧셈처리하기 위한 제3DPCM 수단(13)과, 제4직병렬변환수단(4)에서 출력되는 신호를 제4버퍼(64)에서 출력되는 신호와 덧셈처리하기 위한 제4DPCM수단(14)으로 이루어진다. 상술한 직병렬변환수단(10) 및 DPCM부(20), 전달부(60) 등의 내부 수단들은 화면을 2개로 분할한 경우에는 각각 2개의 수단들로 구성된다. 예를 들어 제1∼4직병렬변환수단(1,2,3,4)들은 제1, 2직병렬변환수단으로 구성될 수 있다.The DPM unit 20 is also composed of DPCM means as many as the divided screens. That is, the first DPCM means 11 for adding and processing the signal output from the first serial-to-parallel conversion means 1 with the signal output from the first buffer 61 and the second serial-to-parallel conversion means 2. The signal output from the second buffer 62 and the second DPCM means 12 for the addition process and the signal output from the third serial-to-parallel conversion means 3, the signal output from the third buffer 63 And a third DPCM means 13 for addition processing, and a signal output from the fourth buffer 64 and a fourth DPCM means 14 for adding processing. . The above-described internal means such as the serial-to-parallel conversion means 10, the DPCM unit 20, the transfer unit 60, and the like are each composed of two means when the screen is divided into two. For example, the first to fourth serial-to-parallel conversion means 1, 2, 3, and 4 may be configured as the first and second serial-to-parallel conversion means.
제2a∼d도는 제1도의 데이터재배열부(50)에서 출력되는 데이터에 대하여 1블럭기간동안 분할된 화면의 데이터를 전달하는 주기를 나타낸 것으로, 제2a도는 1번째 화면의 데이터를 전달하는 기간이고, 제2b도는 2번째 화면의 데이터를 전달하는 기간이고, 제2c도는 3번째 화면의 데이터를 전달하는 기간이고, 제2d도는 4번째 화면의 데이터를 전달하는 기간이다.2a to d are diagrams showing a period of transferring the data of the divided screen for one block period to the data output from the data rearranging unit 50 of FIG. 1, and FIG. 2a is a period of transferring data of the first screen. 2b is a period for transferring data of the second screen, FIG. 2c is a period for delivering data of the third screen, and FIG. 2d is a period for delivering data of the fourth screen.
그러면, 제1도의 작동을 제2도를 참조하여 설명하기로 한다.Next, the operation of FIG. 1 will be described with reference to FIG.
우선 본 발명은 1화면을 4분할한 경우로, 분할된 각 화면의 데이터가 가변장복호화 및 역양자화, 역이산여현변환되어 직렬데이터의 형태로 동시에 인가되면, 제1∼4직병렬변환수단(1,2,3,4)은 병렬 데이터로 변환하여 출력한다. 이때 직병렬변환은 일반적인 직병렬변환과 동일하게 이루어진다.First, in the present invention, when one screen is divided into four, the data of each divided screen is subjected to variable length decoding, inverse quantization, inverse discrete cosine conversion, and applied simultaneously in the form of serial data. 1,2,3,4) are converted to parallel data and output. At this time, the serial to parallel conversion is performed in the same way as the general serial to parallel conversion.
제1∼4직병렬변환수단(1,2,3,4)에서 출력된 데이터는 다음단의 DPCM부(20)의 해당되는 DPCM 수단(11,12,13,14)으로 출력된다.The data output from the first to fourth serial-parallel conversion means (1, 2, 3, 4) is output to the corresponding DPCM means (11, 12, 13, 14) of the DPCM section 20 of the next stage.
한편, 이전프레임데이터를 저장하고 있는 제2메모리(60)는 인가되는 어드레스신호에 의하여 해당되는 데이터를 판독하여 데이터재배열부(50) 및 디스플레이수단(도시되지 않음)으로 동시에 출력한다. 이때 어드레스신호는 가변장복호화시 검출되는 움직임벡터가 된다. 제2메모리(40)로 인가되는 움직임벡터는 현재 화면이 4분할될 경우이므로, 1번째 화면블럭의 움직임벡터가 최우선 순위로 인가되고, 그 다음에는 2번째 화면블럭의 움직임벡터가, 그 다음에는 3번째 화면블럭의 움직임벡터가, 그 다음으로 4번째 화면블럭의 움직임벡터가, 그 다음으로 다시 1번째 화면블럭의 움직임벡터순으로 제2메모리(40)로 인가된다. 따라서 제2메모리(40)는 움직임벡터에 의하여 블럭내의 해당 데이터를 판독하여 출력한다.On the other hand, the second memory 60, which stores the previous frame data, reads out the corresponding data by the applied address signal and simultaneously outputs the data to the data rearrangement unit 50 and the display means (not shown). At this time, the address signal becomes a motion vector detected in variable length decoding. Since the motion vector applied to the second memory 40 is divided into four screens, the motion vector of the first screen block is applied with the highest priority, followed by the motion vector of the second screen block, and then. The motion vector of the third screen block is then applied to the second memory 40 in the order of the motion vector of the first screen block. Therefore, the second memory 40 reads and outputs the corresponding data in the block by the motion vector.
데이터재배열부(50)는 8픽셀단위로 움직임보상을 할 수 있도록 제2메모리(40)로부터 출력되는 데이터를 재배열하는 것으로, 도시되지 않은 배럴시프트(Barrel Shift)와 디코더, 래치등으로 이루어진 것으로, 이에 대한 상세한 내용은 1993년 9월 28일 대우전자(주)에 홍창수에 의하여 기출원된 출원번호 제93-20243호의 움직임보상회로에 기술되어 있는 바와 같다. 즉 데이터재배열부(50)는 제2메모리(40)로부터 2사이클로 반복하여 읽혀진 데이터를 첫번째 사이클에서는 움직임벡터를 8로 나눈 나머지 만큼 (즉 하위 3비트)을 좌로 시프트하고, 2번째 사이클에서도 움직임벡터를 8로 나눈 나머지 만큼 우로 시프트하고, 시프트된 데이터를 움직임벡터의 하위 3비트를 이용하여 선택적으로 저장하여 출력하는 방식으로 이루어진다.The data rearranging unit 50 rearranges the data output from the second memory 40 so as to perform motion compensation in units of 8 pixels, and includes a barrel shift, a decoder, a latch, and the like, not shown. The details thereof are as described in the motion compensation circuit of Application No. 93-20243 filed by Hong Chang-su of Daewoo Electronics Co., Ltd. on September 28, 1993. That is, the data reordering unit 50 shifts the data read repeatedly from the second memory 40 in two cycles to the left by the remaining vector of the motion vector divided by 8 (that is, the lower 3 bits) in the first cycle, and the motion vector even in the second cycle. Is shifted to the right by the remainder divided by 8, and the shifted data is selectively stored using the lower 3 bits of the motion vector and output.
데이터재배열부(50)에서 출력된 데이터를 전달부(60)를 통해 1블럭기간에 대하여 제2a∼d도와 같은 주기로 DPCM부(20)로 출력된다. 즉, 전달부(60)는 1블럭기간동안 분할된 화면의 각 데이터를 시분할적으로 전달하는 것으로, 1블럭은 8*8로서 64픽셀 데이터가 포함되고 현재는 4분할한 경우이므로, 1블럭기간내에서 4분할된 화면중 1화면의 데이터를 전송할 수 있는 기간은 16픽셀 데이터(여기서는 16사이클이라고 한다)를 전송할 수 있는 기간이 된다. 여기서 16픽셀데이터를 전송할 수 있는 기간은 1블럭기간을 분할한 화면수로 나눈값과 동일하다.The data output from the data rearranging unit 50 is outputted to the DPCM unit 20 at intervals such as 2a to d degrees for one block period through the transfer unit 60. That is, the transfer unit 60 transfers time-divided data of the screen divided during one block period. One block is 8 * 8, which contains 64 pixel data and is currently divided into four blocks. The period in which data of one screen among four divided screens can be transmitted is a period in which 16 pixel data (here, called 16 cycles) can be transmitted. Here, the period in which 16 pixel data can be transmitted is equal to the value divided by the number of screens divided by one block period.
따라서, 데이터재배열부(50)로부터 출력되는 데이터에 대하여 1번째 모듈(또는 화면)에 대하여 제1버퍼(61)를 통해 제2a도와 같이 16사이클동안 제1DPCM수단(11)으로 전달하고, 제2버퍼(62)는 2번째 모듈(또는 화면)에 대하여 1번째 모듈의 16사이클데이터가 전달될 때까지 대기하였다가 제2b도와 같이 1번째 모듈의 의 데어터전달이 완료되면 16사이클동안 전달하고, 제3버퍼(63)는 제2버퍼(62)와 마찬가지로 1, 2번째 모듈의 데이터가 전달되는 기간동안 대기상태에 있다가 16사이클동안 3번째 모듈의 데이터를 전달하고, 제4버퍼(64)는 1, 2, 3번째 모듈의 데이터가 전달되는 기간동안 대기상태에 있다가 16사이클동안 4번째 모듈의 데이터를 전달한다.Therefore, the data output from the data rearranging unit 50 is transmitted to the first DPCM means 11 for 16 cycles as shown in FIG. 2a through the first buffer 61 with respect to the first module (or screen). The buffer 62 waits for 16 cycle data of the first module to be transmitted to the second module (or screen), and delivers the data for 16 cycles when the data transmission of the first module is completed as shown in 2b. Like the second buffer 62, the third buffer 63 is in the standby state during the period in which the data of the first and second modules are transferred, and then transfers the data of the third module for 16 cycles, and the fourth buffer 64 is It waits for the period that data of 1st, 2nd and 3rd module is transferred, and delivers data of 4th module for 16 cycles.
DPCM부(20)는 제1 DPCM 수단(11)을 통해 제1버퍼(61)에서 전달되는 데이터를 제1직병렬변환수단(1)에서 출력되는 병렬데이터와 덧셈처리를 하여 움직임보상을 한 후 제1메모리(30)로 출력하고, 제2 DPCM 수단(12)를 통해 제2버퍼(62)에서 전달되는 데이터를 제2직병렬변환수단(2)에서 출력되는 병렬데이터와 덧셈처리를 하여 움직임보상을 한 후 제1메모리(30)로 출력하고, 제3 DPCM 수단(13)를 통해 제3버퍼(63)에서 전달되는 데이터를 제3직병렬변환수단(3)에서 출력되는 병렬데이터와 덧셈처리를 하여 움직임보상을 한 후 제1메모리(30)로 출력하고, 제4 DPCM 수단(14)를 통해 제4버퍼(64)에서 전달되는 데이터를 제4직병렬변환수단(4)에서 출력되는 병렬데이터와 덧셈처리를 하여 움직임보상을 한 후 제1메모리(30)으로 출력한다.The DPCM unit 20 performs the motion compensation by performing the addition process with the parallel data output from the first serial-to-parallel conversion means 1 and the data transmitted from the first buffer 61 through the first DPCM means 11 The data is output to the first memory 30 and the data transferred from the second buffer 62 through the second DPCM means 12 is added to the parallel data output from the second serial-to-parallel conversion means 2 to move. After compensation, the data is output to the first memory 30, and the data transmitted from the third buffer 63 through the third DPCM means 13 is added to the parallel data output from the third serial-to-parallel conversion means 3. After the motion compensation is performed by processing, the data is output to the first memory 30, and the data transmitted from the fourth buffer 64 through the fourth DPCM means 14 is output from the fourth serial-to-parallel conversion means 4. The motion compensation is performed by performing parallel data and addition processing, and then outputted to the first memory 30.
제1메모리(30)는 4분할된 화면에 대하여 각각의 메모리영역을 할당하고, 어드레스발생수단(도시되지 않음)으로부터 인가되는 어드레스에 의하여 DPCM부(20)에서 출력되는 데이터를 해당되는 영역에 현재프레임데이터로서 기록한다. 여기서 설명의 편의상 제1메모리(30)는 현재프레임데이터를 저장한 메모리로 설정하고, 제2메모리(40)는 이전프레임데이터를 저장한 메모리로 설정하였으나, 실질적으로는 매 프레임마다 교번적으로 저장된 데이터가 현재프레임데이터와 이전프레임데이터가 된다. 즉, n프레임에서 제1메모리(30)에 저장된 데이터가 현재프레임데이터이고 제2메모리(40)에 저장된 데이터가 이전프레임데이터인 경우, n+1 프레임에서 제1메모리(30)는 저장된 데이터는 이전프레임데이터가 되고 제2메모리(40)에 저장된 데이터는 현재프레임데이터가 된다.The first memory 30 allocates each memory area to the screen divided into four, and the data output from the DPCM unit 20 by the address applied from the address generating means (not shown) is present in the corresponding area. Record as frame data. For convenience of description, the first memory 30 is set to a memory storing the current frame data, and the second memory 40 is set to a memory storing the previous frame data, but is substantially alternately stored every frame. The data becomes current frame data and previous frame data. That is, when the data stored in the first memory 30 in the n frame is the current frame data and the data stored in the second memory 40 is the previous frame data, in the n + 1 frame the first memory 30 is stored The previous frame data becomes the data stored in the second memory 40 becomes the current frame data.
상술한 바와 같이 본 발명은 동영상신호처리시스템에 있어서 고속처리를 위하여 분할처리되는 화면에 대한 움직임보상시, 1블럭기간동안 전프레임데이터에 대하여 재배열한 데이터를 시분할적으로 전송함으로써, 병렬데이터로 변화된 역이산여현변화된 데이터를 재배열하지 않아도 움직임보상을 할 수 있는 이점이 있다.As described above, according to the present invention, when a motion compensation is performed on a screen which is divided for high speed processing in a video signal processing system, time-divisionally transmitted rearranged data for all frame data for one block period is converted into parallel data. Inverse discrete cosine has the advantage that the motion compensation can be performed without rearranging the changed data.
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930023319A KR970002480B1 (en) | 1993-11-04 | 1993-11-04 | Motion compensating device applicable to region partitioning |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930023319A KR970002480B1 (en) | 1993-11-04 | 1993-11-04 | Motion compensating device applicable to region partitioning |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950016343A KR950016343A (en) | 1995-06-17 |
| KR970002480B1 true KR970002480B1 (en) | 1997-03-05 |
Family
ID=19367328
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930023319A KR970002480B1 (en) | 1993-11-04 | 1993-11-04 | Motion compensating device applicable to region partitioning |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970002480B1 (en) |
-
1993
- 1993-11-04 KR KR1019930023319A patent/KR970002480B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR950016343A (en) | 1995-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100265192B1 (en) | Moving picture decoding appratus | |
| EP0621730B1 (en) | Dual memory buffer scheme for providing multiple data streams from stored data | |
| EP0592351B1 (en) | Image decoder | |
| EP0543197A2 (en) | Multiple serial access memory for use in feedback systems such as motion compensated television | |
| US5430490A (en) | Scanning format converting circuit using motion vectors | |
| US20060280245A1 (en) | MPEG video storage address generation apparatuses and methods for uniformly fetching and storing video data | |
| JPH06225292A (en) | Module memory for image decoding system | |
| US6188727B1 (en) | Simplicity HDTV video decoder and its decoding method | |
| KR100204475B1 (en) | An improved frame reordering appatus | |
| US5528315A (en) | Image processing memory integrated circuit | |
| KR100249235B1 (en) | Hdtv video decoder | |
| KR970002480B1 (en) | Motion compensating device applicable to region partitioning | |
| US5805483A (en) | Method of converting data outputting sequence in inverse DCT and circuit thereof | |
| JPH0622291A (en) | Decoding method and device capable of resolution conversion | |
| KR0130452B1 (en) | Picture decoding apparatus | |
| KR100373602B1 (en) | Video decoder and corresponding process | |
| KR0180167B1 (en) | Appratus for reordering frames in a video coder | |
| KR0128883B1 (en) | Improved memory structure in image decoder for half pixel motion compensation | |
| KR970004917Y1 (en) | Address allocation apparatus for pipeline -type video processing device | |
| CN1126410A (en) | Apparatus for parallel decoding of digital video signals | |
| KR0129576B1 (en) | Half pixelmation compensation circuit in video signal decoder | |
| JPH08130741A (en) | Picture decoder | |
| KR100285422B1 (en) | Apparatus for data alignment/realignment in image system | |
| JPH11308620A (en) | Image decoder | |
| KR970003103B1 (en) | Half pixel motion compensation circuit for video signal decoder |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110302 Year of fee payment: 15 |
|
| LAPS | Lapse due to unpaid annual fee |