KR970001397B1 - Device for mixing frequency by open-closed loop turning method - Google Patents

Abstract

A frequency mixer is disclosed. The frequency mixer having a phase comparing unit(11) and a variable frequency demultiplying unit(18) further includes: a first switch(12) connected to an output port of the phase comparing unit(11); a first low pass filter(13) connected to one switching port of the first switch(12); a first voltage control oscillator(14) providing a frequency according to the output of the first low pass filter(13); a second low pass filter(15) connected to the other port of the first switch(12); a second voltage control oscillator for providing another frequency according to the second low pass filter(15) and a frequency control unit(19) for providing control signals of the first and the second switches(12,17) and the frequency demultiplying unit(18).

Description

개폐 루프 교대 방식에 의한 주파수 합성 장치Frequency synthesizer by switching loop

제 1도는 일반적인 PLL 주파수 합성기의 구성도.1 is a block diagram of a general PLL frequency synthesizer.

제 2도는 루프 여파기에 대한 단위 계단과 응답 파형도2 is a unit step and response waveform diagram for a loop filter.

제 3도는 본 발명에 따른 개폐 루프 교대 방식 주파수 합성 장치의 블럭 구성도3 is a block diagram of a switching loop alternate frequency synthesizing apparatus according to the present invention.

제 4도는 주파수 도약 제어기와 스위치의 세부 연결 구성도.4 is a detailed connection diagram of a frequency hopping controller and a switch.

제5도는 저역 여파기의 출력과 주파수 도약 제어기에 따른 제어 신호의 파형도.5 is a waveform diagram of a control signal according to the output of the low pass filter and the frequency hopping controller.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

11 : 위상 비교기 12와 17 : 스위치(SWI,SW2)11: phase comparators 12 and 17: switch (SWI, SW2)

13과 15 : 저역 여파기(LPF1,LPF2)13 and 15: Low pass filter (LPF1, LPF2)

14와 16 : 전압 제어발진기(VCOI,VCO2)14 and 16: voltage controlled oscillators (VCOI, VCO2)

18 : 가변 분주기 19 : 주파수 도약 제어기18: variable divider 19: frequency hopping controller

본 발명은 빠른 안정화 시간을 갖는 개폐 루프 교대 방식에 의한 1GHz대 주파수 합성 장치에 관한 것이다.The present invention relates to a 1 GHz band frequency synthesizing apparatus by an open / close loop alternating scheme having a fast stabilization time.

현재 우리나라를 포함하여 세계 여러나라에서 아날로그 통신 방식을 이용한 차량 전화 서비스가 이루어지고 있다. 그러나 현재의 아날로그 통신 방식을 이용한 자동차 전화는 조만간 무선 회선 용량이 포화 상태에 이를 것으로 예상되며 모든 통신망의 종합 정보 통신망화 추세에 따라 음성 뿐만 아니라 데이타, 영상 정보 등 다양한 비음성계 서비스가 요구되고 있어 디지틀 이동 통신 시스팀에 대한 개발이 활발히 추진되고 있다.Currently, vehicle telephone service using analog communication system is being performed in many countries including Korea. However, it is expected that wireless telephone capacity of the current analog communication method will reach saturation soon, and various non-voice system services such as data and video information as well as voice are required according to the trend of comprehensive information communication network of all communication networks. Development of mobile communication systems is being actively promoted.

디지틀 이동 통신의 다원 접속 방식으로는 CDMA(Code Divison Multiple Access)와 TDMA(Time Divisors Multiple Access) 방식이 고려되고 있다. 이 다원 접속 방식은 변복조 기술과 연계되는 것으로 이동 통신기술의 핵심을 이루고 있다. 이중 CDMA 다원 접속 방식은 대역 확산 통신 방식으로서, 전송되는 데이터의 대역폭보다 더 넓은 대역으로 확산하여 통신하는 방식으로 기존 아날로그 방식보다 10-15배와 용량 증가를 보이는데 이러한 CDMA 방식은 미국의 Qualcomm사가 그 방식을 제안하였으며 현재 CDMA 시스팀 개발에는 각국의 연구 기관(ATT, 모토롤라, 일본의 NT, 우리나라의 ETRI 등)이 참여하고 있다.As a multiple access method for digital mobile communication, CDMA (Code Divison Multiple Access) and TDMA (Time Divisors Multiple Access) methods are considered. This multiple access method is linked to modulation and demodulation technology and forms the core of mobile communication technology. The dual CDMA multiple access method is a spread spectrum communication method, which spreads and communicates with a wider bandwidth than the bandwidth of transmitted data and shows 10-15 times more capacity than the existing analog method. The development of the CDMA system is currently undertaken by research institutes (ATT, Motorola, NT in Japan, ETRI in Korea).

우리나라는 미국의 AMPS 방식을 도입, 1984년 5월부터 서비스를 개시한 이래 이동 전화 가입자 수가 최근 급격히 증가하고 있는 추세에 있으며 이에 따라 주파수 채널수를 확대하면서 이에 대처하고 있다.The number of mobile subscribers has been increasing rapidly since Korea's AMPS service was introduced in May 1984, and the number of frequency channels has been increased.

현재 차세대 이동 통신 방식으로 한창 연구가 진행중인 부호 분할 다원 접속(CDMA) 확산 대역 통신에서 정보 신호를 주고 받기 위해서는 통신에 필요한 주파수를 발생시켜야 하는데, 이때 하나의 주파수에서 다른 주파수로 변환될 때 야기되는 주파수의 천이로 인하여 출력 주파수의 불안정 문제가 대두된다. 즉, 어떤 주파수에서 다른 주파수로 변환될 때 과도 응답 시간을 거쳐서 안정된 출력이 발생하기 때문에 이때 걸리는 주파수 안정화 시간을 줄이고 안정된 출력 주파수를 얻는 것이 해결해야 할 과제로 대두된다.To transmit and receive information signals in Code Division Multiple Access (CDMA) spread spectrum communication, which is currently being researched as a next-generation mobile communication method, it is necessary to generate a frequency required for communication, which is caused when a frequency is converted from one frequency to another. Due to the transition of the output frequency instability problem is raised. That is, since a stable output is generated through a transient response time when a frequency is converted from one frequency to another, it is a problem to be solved by reducing the frequency stabilization time and obtaining a stable output frequency.

이를 제 1도를 참조하여 살펴보면 다음과 같다.This will be described with reference to FIG. 1.

제 1도는 종래의 일반적인 PLL 주파수 합성 장치의 개략적인 블럭 구성도로서, 도면에서 1은 위상 비교기(PD), 2는 루프 여파기(LF), 3은 전압 제어 발진기(VCO), 4는 가변 분주기(1/N), Fr은 입력 주파수, Fo는 출력 주파수를 각각 나타낸다.1 is a schematic block diagram of a conventional general PLL frequency synthesizing apparatus, in which 1 is a phase comparator (PD), 2 is a loop filter (LF), 3 is a voltage controlled oscillator (VCO), and 4 is a variable divider. (1 / N), Fr denotes an input frequency, Fo denotes an output frequency, respectively.

도면에 도시된 종래의 PLL 주파수 합성 장치는, 입력 주파수(Fr)와 1/N배 출력 주파수(Fo)가 위상 비교기(1 ; PD)에서 비교되면 두 주파수의 차가 루프 여파기(2 ; LF)를 통과하여 그 차에 비례하는 값으로 전압 제어 발진기(3 ; VCO)에 입력된다. 전압 제어 발진기(3 ; VCO)에서는 두 주파수 차를 줄이는 출력 주파수를 발생시킨다. 이때, 루프 여파기 입력에 변화가 오면 그 출력은, 루프 여과기에 대한 단위 계단파 응답파형을 도시한 제 2도에서 보듯이 과도 응답 시간을 거쳐 안정화되는데 이 과도 응답 시간 동안 출력 주파수가 불안정해진다.In the conventional PLL frequency synthesizing apparatus shown in the drawing, when the input frequency Fr and the 1 / N times output frequency Fo are compared in the phase comparator 1 (PD), the difference between the two frequencies causes the loop filter 2 (LF) to be compared. It passes and is input to the voltage controlled oscillator 3 (VCO) at a value proportional to the difference. The voltage controlled oscillator 3 (VCO) generates an output frequency that reduces the difference between the two frequencies. At this time, when the input of the loop filter is changed, the output is stabilized through the transient response time as shown in FIG. 2 showing the unit step wave response waveform for the loop filter, and the output frequency becomes unstable during the transient response time.

따라서 상기 종래의 문제점을 해결하기 위하여 안출된 본 발명은, 하나의 저역 여과기(LPF)와 전압 제어발진기(VCO)에서 출력 주파수를 뽑아내는 동안 또다른 저역 여파기(LPF)와 전압 제어 발진기(VCO)에서는 추적 과정을 실행하여 스위치에 의해 교대로 안정된 출력을 뽑아내도록 구성하므로 단일 위상 비교기를 사용하여 회로가 간단하고, 스위칭 작용으로 주파수 안정화 시간(settling time)이 줄어들며 개루프가 형성되어 외부 회로의 인가가 용이한 개폐 루프 교대 방식의 주파수 합성 장치를 제공하는데 그 목적이 있다.Therefore, the present invention devised to solve the above-described problems, while the output frequency from one low pass filter (LPF) and voltage controlled oscillator (VCO), another low pass filter (LPF) and voltage controlled oscillator (VCO) The circuit is simple to use the single phase comparator, and the switching action reduces the frequency settling time and the open loop is formed by applying the external circuit. It is an object of the present invention to provide a frequency synthesizing apparatus of an easy open / close loop alternating type.

상기 목적을 달성하기 위하여 본 발명은, 입력되는 기준 주파수와 소정의 크기로 체배된 출력단의 출력주파수를 입력받아 위상 비교하여 그 차를 출력하는 위상 비교 수단과, 상기 위상 비교 수단으로 출력단의 출력 주파수를 소정의 크기로 체배시켜 제공하는 가변 분주 수단을 구비하는 개폐 루프 방식에 의한 주파수 합성 장치에 있어서, 상기 위상 비교 수단의 출력단에 공통 단자가 연결된 제 1스위치와, 상기 제 1스위치의 한 스위칭 단자에 연결된 제 1저역 여파 수단과, 상기 제 1저역 여파 수단의 출력에 따른 주파수를 출력하는 제 1전압 제어 발진 수단과, 상기 제 1스위치의 다른 스위칭 단자에 연결된 제 2저역 여파 수단과, 상기 제 2저역 여파 수단의 출력에 따른 주파수를 출력하는 제 2전압 제어 발진 수단과, 상기 제1 및 제 2전압 제어 발진 수단의 출력단에 스위칭 단이 연결되어 출력 주파수를 출력하는 제 2스위치와, 상기 제1 및 제 2전압 제어 발진 수단의 출력중 과도 응답을 거친 안정된 출력을 취하기 위하여 상기 제1 및 제 2스위치와 가변 분주 수단으로 제어 신호를 제공하는 주파수 도약 제어 수단을 더 구비하도록 하였다.In order to achieve the above object, the present invention, the phase comparison means for receiving the phase and the output frequency of the output stage multiplied by a predetermined size and outputs the difference, and the output frequency of the output stage by the phase comparison means A frequency synthesizing apparatus using an open / close loop method having a variable distributing means for multiplying a signal to a predetermined size, comprising: a first switch having a common terminal connected to an output terminal of the phase comparing means, and one switching terminal of the first switch First low pass filter means connected to the first voltage control oscillation means for outputting a frequency according to the output of the first low pass filter means, second low pass filter means connected to the other switching terminal of the first switch, and the first Second voltage controlled oscillation means for outputting a frequency in accordance with the output of the second low pass filtering means, and the first and second voltage controlled oscillation numbers A second switch connected to an output terminal of the switching unit and outputting an output frequency, and a variable frequency divider for taking a stable output after a transient response among the outputs of the first and second voltage controlled oscillation means. A frequency hopping control means for providing a control signal to the means is further provided.

이하, 첨부된 제 3도 이하를 참조하여 본 발명의 일실시예를 상세히 설명한다.Hereinafter, an embodiment of the present invention will be described in detail with reference to FIG. 3.

제 3도는 본 발명에 따른 개폐 루프 교대 방식 주파수 합성기의 블럭 구성도로서, 도면에서 11은 위상 비교기, 12와 17은 스위치(SWI,SW2), 13과 15는 저역 여파기(LPFI,LPF2), 14와 16은 전압 제어 발진기(VCOI,VCO2), 18은 가변 분주기, 19는 주파수 도약 제어기를 각각 나타낸다.3 is a block diagram of an open / closed loop alternating frequency synthesizer according to the present invention, in which 11 is a phase comparator, 12 and 17 are switches (SWI, SW2), 13 and 15 are low pass filters (LPFI, LPF2), 14 And 16 denote voltage controlled oscillators (VCOI, VCO2), 18 denote a variable divider, and 19 denote a frequency hopping controller.

도면에 도시한 바와 같이 본 발명은, 주파수 입력단에 위상 비교기(11)의 일입력단을 연결하고, 상기 위상비교기(11)의 출력단에 스위치(12)를 연결하고, 상기 스위치(12)에 두개의 저역 여과기(13,15)를 병렬로 연결하고, 상기 두개의 저역 여파기(13,15)의 출력단에 전압 제어 발진기(14,16)를 각가 연결하고, 상기 두 개의 전압 제어 발진기(14,16)의 출력단에 스위치(17)을 연결하고, 상기 스위치(17)의 출력단과 상기 위상 비교기(11)의 타입력단에 가변 분주기를 연결하고, 상기 두 스위치(12,17)의 제어단과 가변 분주기(18)의 제어단에 주파수 도약 제어기(19)를 연결하여 구성하는데, 이의 상세한 동작을 살펴보면 다음과 같다.As shown in the figure, in the present invention, one input terminal of the phase comparator 11 is connected to a frequency input terminal, a switch 12 is connected to an output terminal of the phase comparator 11, and two switches are connected to the switch 12. The low-pass filters 13 and 15 are connected in parallel, the voltage-controlled oscillators 14 and 16 are respectively connected to the output terminals of the two low-pass filters 13 and 15, and the two voltage-controlled oscillators 14 and 16 are connected. A switch 17 is connected to an output terminal of the switch 17, a variable divider is connected to an output terminal of the switch 17 and a type force terminal of the phase comparator 11, and a control divider and a variable divider of the two switches 12 and 17. The frequency hopping controller 19 is connected to the control stage of the controller 18, and the detailed operation thereof is as follows.

저역 여과기(13)와 전압 제어 발진기(14)는 스위치(12,17)에 의해 위상 비교기(11)와 가변 분주기(18)에 연결되어 루프를 형성함으로써 기준 신호의 주파수에 가변 분주기(18)의 분준수(N)로써 체배된 주파수가 나오도록 추적하게 되고, 이와 동시에 다른 루프 형성을 위한 저역 여파기(15)와 전압 제어 발진기(16)는 위상 비교기(11) 및 가변 분주기(18)로부터 단절되어 전압 제어 발진기(16)의 고입력 인피던스로 인하여 전류적으로 고립 상태에서 저역 여파기(15)내의 커패시터는 이전의 추적 과정을 거쳐 안정된 정상 전압을 그대로 유지하게 되어 VCO2는 안정된 출력 주파수를 낼 수 있게 된다.The low pass filter 13 and the voltage controlled oscillator 14 are connected to the phase comparator 11 and the variable divider 18 by switches 12 and 17 to form a loop, thereby forming a variable divider 18 at the frequency of the reference signal. The frequency multiplied by the quasi-quantity (N) of N s) is tracked, and at the same time, the low pass filter 15 and the voltage controlled oscillator 16 for forming another loop are composed of a phase comparator 11 and a variable divider 18. Disconnected from the capacitor, the capacitor in the low-pass filter 15 in the current isolation state due to the high input impedance of the voltage-controlled oscillator 16 maintains the stable steady-state voltage as it was previously tracked, resulting in a stable output frequency. It becomes possible.

저역 여과기 (13)와 전압 제어 발진기(14)가 형성하는 루프의 추적 과정이 정상 상태에 돌입하게 되면 스위치(10,17)는 주파수 도약 제어기(19)에서 제공하는 제어 신호에 따라 저역 여파기(13)와 전압 제어 발진기(14)가 형성하는 루프를 단절시키게 되고, 상기 저역 여파기(13)내의 커패시터는 안정된 정상 전압으로 샘플 호울드(S/H)되며, 전압 제어 발진기(14)는 안정된 출력 주파수를 낼 수 있게 된다. 그와 동시에 저역여파기(15)와 전압 제어 발진기(16)가 스위치(12,17)를 통해 위상 비교기(11) 및 가변 분주기(18)에 연결되어 루프를 형상하게 되고 주파수 도약 제어기(19)의 제어 신호에 의해 가변 분주기(18)가 출력하는 새로이 바뀐 분주파로서 새로운 추적 과정을 시작하게 되어 주파수 도약을 시작하게 된다.When the tracking process of the loop formed by the low pass filter 13 and the voltage controlled oscillator 14 enters a steady state, the switches 10 and 17 switch the low pass filter 13 according to a control signal provided by the frequency hopping controller 19. ) And the loop formed by the voltage controlled oscillator 14 are disconnected, the capacitor in the low pass filter 13 is sample-held (S / H) at a stable normal voltage, and the voltage controlled oscillator 14 has a stable output frequency. You will be able to make At the same time, the low pass filter 15 and the voltage controlled oscillator 16 are connected to the phase comparator 11 and the variable divider 18 via switches 12 and 17 to form a loop and the frequency hopping controller 19 By the control signal of the variable frequency divider 18 outputs the newly divided frequency to start a new tracking process to start the frequency hopping.

이와 같이 본 발명은, 하나의 루프를 형성하는 저역 여과기(13)와 전압 제어 발진기(14)가 출력을 발생하는 동안 다른 루프를 형성하는 저역 여파기(15)와 전압 제어 발진기(16)가 추적 과정을 통해 과도 응답을 거치게 하여 저역 여과기(15)와 전압 제어 발진기(16)가 안정화되면 스위칭 작용으로 이를 출력시키고 다른 저역 여파기(13)와 전압 제어 발진기(14)는 다른 추적 과정을 행하게 하여 교대로 안정된 출력을 뽑아낸다.Thus, in the present invention, the low-pass filter 13 and the voltage-controlled oscillator 16 forming the other loop while the low-pass filter 13 and the voltage-controlled oscillator 14 generating the output generate the tracking process. When the low pass filter 15 and the voltage controlled oscillator 16 are stabilized, the low frequency filter 15 and the voltage controlled oscillator 16 are outputted by a switching action, and the other low pass filter 13 and the voltage controlled oscillator 14 alternately perform other tracking processes. Pull out a stable output.

따라서, 본 발명에 따른 주파수 합성기는 주파수 도약 제어기 (19)의 제어 신호를 이용하여 하나의 위상비교기(11)와 가변 분주기(18)에 한쌍의 저역 여과기(13,15) 및 전압 제어 발진기(14,16)를 교대로 연결함으로써, 개,폐루프가 형성되게 하여, 폐루프에서는 주파수 추적 과정이 진행되고 개루프에서는 정상 주파수를 출력으로 뽑아내므로 한 주파수에서 다른 주파수로 안정되는데 걸리는 주파수 안정화 시간이 스위치(12,17)의 스위칭 시간으로 대체되어 빠른 시간내에 안정된 출력 주파수를 얻게 된다.Accordingly, the frequency synthesizer according to the present invention uses a control signal of the frequency hopping controller 19 to connect a pair of low pass filters 13 and 15 and a voltage controlled oscillator to one phase comparator 11 and a variable divider 18. 14, 16) are alternately connected, so that open and closed loops are formed, so that the frequency tracking process proceeds in the closed loop and the normal frequency is output to the output in the open loop, thereby stabilizing the frequency required to stabilize from one frequency to another. The time is replaced by the switching time of the switches 12 and 17 to obtain a stable output frequency in a short time.

본 발명에서 위상 비교기(11)는 바람직한 실시 예로서 4단의 D 플립 플롭을 구비하는 에지 트리거드(edge triggerd) 디지틀 메모리 회로로 구성하였으며, 루프 여파기는 래그 및 리이드 저역 여파기로 구성하였고, 스위치(12)는 CMOS 아날로그 스위치로 구성하였고, 스위치(17)은 멀티플렉서로 구성하였고, 주파수 도약제어기는 이진 카운터로 구성하였다.In the present invention, the phase comparator 11 is constituted by an edge triggered digital memory circuit having four stages of D flip flops as a preferred embodiment, the loop filter is composed of a lag and a lead low pass filter, and a switch ( 12) consists of CMOS analog switches, switch 17 consists of a multiplexer, and the frequency hopping controller consists of a binary counter.

제 4도는 주파수 도약 제어기(19)와 스위치(17)의 세부 연결 구성도이다.4 is a detailed connection diagram of the frequency hopping controller 19 and the switch 17.

도면에서와 같이 주파수 도약 제어기(19)는 소정의 클릭을 입력받아 이를 계수하여 제어 신호로서 가변분주기(18)와 스위치(17)에 제공하는데, 스위치(17)는 선택 단자(S)에 인가되는 제어 신호가 '로우'인 경우에는 A1, A2 입력단으로 입력되는 전압 제어 발진기(14)의 출력 신호를 선택하여 각 출력단(Y1,Y2)으로 출력시키고, 선택 단자(S)에 인가되는 제어 신호가 '하이'인 경우에는 B1, B2 입력단으로 입력되는 전압 제어 발진기(16)의 출력 신호를 선택하여 각 출력단(Y1,Y2)으로 출력시킨다.As shown in the figure, the frequency hopping controller 19 receives a predetermined click and counts it and provides it to the variable divider 18 and the switch 17 as a control signal, and the switch 17 is applied to the selection terminal S. When the control signal is 'low', the output signal of the voltage controlled oscillator 14 input to the A1 and A2 input terminals is selected and output to the respective output terminals Y1 and Y2, and the control signal applied to the selection terminal S. When is 'high', the output signal of the voltage controlled oscillator 16 input to the input terminal B1, B2 is selected and output to each output terminal (Y1, Y2).

이에 따른 동작파형 도는 제 5도에 도시하였는 바, 도면에서 A는 저역 여파기(13)의 출력파형, B는 저역여파기(15)의 출력 파형을 각각 나타낸다.The operation waveform diagram according to this is shown in FIG. 5, where A denotes an output waveform of the low pass filter 13 and B denotes an output waveform of the low pass filter 15, respectively.

주파수 도약 제어기(19)의 제어 신호(01)는 클럭 신호를 2분주한 신호로서, 도면에서 보듯이 상기 제어신호(Q1)가 하이 상태일때 저역 여과기 (15)의 출력이 안정화된 상태이고, 로우 상태일때 저역 여파기(13)의 출력이 안정화된 상태가 되도록 세팅하여 과도 응답을 거쳐 안정화된 파형이 나올때 안정화된 부분만 교대로 스위칭하여 뽑아낸다. 이에 따라 본 발명의 최종 출력 주파수는 과도 응답 시간을 거치지 않고 안정화된 주파수가 발생됨을 알 수 있다.The control signal 01 of the frequency hopping controller 19 is a signal divided by two, and as shown in the figure, the output of the low pass filter 15 is stabilized when the control signal Q1 is high, and low. In the state, the output of the low-pass filter 13 is set to be in a stabilized state, and when the stabilized waveform comes out through the transient response, only the stabilized parts are alternately switched out. Accordingly, it can be seen that the final output frequency of the present invention generates a stabilized frequency without passing the transient response time.

따라서, 상기와 같이 구성되어 동작하는 본 발명은, 주파수의 천이 상태에서 불안정한 과도 상태로부터 안정된 출력이 발생될 때까지의 주파수 안정화 시간이 줄어들며, 회로 구성상 개루프에서 외부 회로로의 인가가 용이한 효과를 갖는다.Therefore, the present invention configured and operated as described above reduces the frequency stabilization time from the unstable transient state to the stable output in the state of frequency transition, and is easy to apply from an open loop to an external circuit in terms of circuit configuration. Has an effect.

Claims (3)

입력되는 기준 주파수와 소정의 크기로 체배된 출력단의 출력 주파수를 입력받아 위상 비교하여 그 차를 출력하는 위상 비교 수단(11)과, 상기 위상 비교 수단(11)으로 출력단의 출력 주파수를 소정의 크기로 체배시켜 제공하는 가변 분주 수단(8)을 구비하는 개폐 루프 방식에 의한 주파수 합성 장치에 있어서, 상기 위상 비교 수단(11)의 출력단에 공통 단자가 연결된 제 1스위치(12)와, 상기 제 1스위치(12)의 한 스위칭단자에 연결된 제 1저역 여파 수단(13)과, 상기 제 1저역 여파 수단(13)의 출력에 따른 주파수를 출력하는 제 1전압 제어 발진 수단(14)과, 상기 제 1스위치(12)의 다른 스위칭 단자에 연결된 제 2저역 여파 수단(15)과, 상기 제 2저역 여파 수단(15)의 출력에 따른 주파수를 출력하는 제 2전압 제어 발진 수단(16)과, 상기 제1 및 제 2전압 제어 발진 수단(14,16)의 출력단에 스위칭 단이 연결되어 출력 주파수를 출력하는 제 2스위치(17)와, 상기 제1 및 제 2전압 제어 발진 수단(14,16)의 출력중 과도 응답을 거친 안정된 출력을 취하기 위하여 상기 제1 및 제 2스위치(12,17)와 가변 분주 수단(18)으로 제어 신호를 제공하는 주파수 도약 제어 수단(19)를 더 구비하도록 한 것을 특징으로 하는 개폐 루프 교대 방식에 의한 주파수 합성 장치.Phase comparison means (11) for receiving the output frequency of the output stage multiplied by a predetermined magnitude and the input frequency and outputting the difference, and outputting the output frequency of the output stage by the phase comparison means (11). In the frequency synthesizing apparatus of the open / close loop method having the variable distributing means (8) provided by multiplying by a multiplier, the first switch (12) having a common terminal connected to the output terminal of the phase comparing means (11), and the first A first low pass filter 13 connected to one switching terminal of the switch 12, a first voltage controlled oscillation means 14 for outputting a frequency according to the output of the first low pass filter 13, and the first A second low pass filter 15 connected to the other switching terminal of the first switch 12, a second voltage controlled oscillation means 16 for outputting a frequency according to the output of the second low pass filter 15, and First and second voltage controlled oscillation means 1 A switching stage is connected to an output terminal of the 4 and 16 to output a second output frequency of the second switch 17 and the output of the first and second voltage controlled oscillation means 14 and 16. And frequency hopping control means 19 for providing a control signal to the first and second switches 12, 17 and variable dispensing means 18 for the purpose of switching. Synthetic device. 제 1항에 있어서, 상기 제 2스위치(17)는 선택 단자로 상기 주파수 도약 제언 수단(19)의 제어 신호를 입력받아 상기 제1 및 제 2전압 제어 발진 수단(14,16)의 출력중 하나를 선택하여 출력단과 상기 가변 분주수단(18)으로 제공하는 멀티플렉서를 구비하는 것을 특징으로-하는 개폐 루프 교대 방식에 의한 주파수 합성장치.2. The second switch (17) according to claim 1, wherein the second switch (17) receives a control signal of the frequency hopping means (19) to a selection terminal and is one of the outputs of the first and second voltage controlled oscillation means (14, 16). And a multiplexer provided to the output stage and the variable dispensing means (18). 제 1항에 있어서, 상기 주파수 도약 제어 수단(19)는, 소정의 클럭을 입력받아 2진 계수하여 제어 신호로서 공급하는 2진 계수기를 구비하는 것을 특징으로 하는 개폐 루프 교대 방식에 의한 주파수 합성 장치.2. The frequency synthesizing apparatus according to claim 1, wherein the frequency hopping control means (19) comprises a binary counter for receiving a predetermined clock, performing a binary count, and supplying it as a control signal. .