KR960704275A - 컴퓨터 구조 - Google Patents

컴퓨터 구조

Info

Publication number
KR960704275A
KR960704275A KR1019960700663A KR19960700663A KR960704275A KR 960704275 A KR960704275 A KR 960704275A KR 1019960700663 A KR1019960700663 A KR 1019960700663A KR 19960700663 A KR19960700663 A KR 19960700663A KR 960704275 A KR960704275 A KR 960704275A
Authority
KR
South Korea
Prior art keywords
block
user interface
computer
blocks
data
Prior art date
Application number
KR1019960700663A
Other languages
English (en)
Other versions
KR100370637B1 (ko
Inventor
마틴 코프
Original Assignee
마틴 코프
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마틴 코프 filed Critical 마틴 코프
Publication of KR960704275A publication Critical patent/KR960704275A/ko
Application granted granted Critical
Publication of KR100370637B1 publication Critical patent/KR100370637B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
    • G06F15/8007—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors single instruction multiple data [SIMD] multiprocessors
    • G06F15/8015—One dimensional arrays, e.g. rings, linear arrays, buses

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Multi Processors (AREA)
  • Stored Programmes (AREA)
  • Executing Machine-Instructions (AREA)
  • Digital Computer Display Output (AREA)
  • Hardware Redundancy (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Abstract

굉장히 많은 양의 데이터가 컴퓨터의 사용자 인터페이스의 영역에서 발생한다. 그러므로 주 프로세서에는 과부하가 부과되어 실제 응용분야에서 이용 가능한 계산능력은 사용자의 요청을 제한하지 않으면 예측할 수 없을 정도로 급격하게 저하된다. 새로운 컴퓨터구조는 계산능력을 보다 신뢰성 있고 보다 정확하게 예측할 수 있어야 한다. 시스템의 나머지 요소가 사용자 인터페이스로부터 독립적으로 운용되도록 하기 위해 컴퓨터는 다음의 3블럭으로 나뉘어진다. 제1블럭은 사용자 인터페이스의 표시와 동작을 전담하고, 제2블럭은 사용자 인터페이스없이 응용 프로그램의 처리를 전담하고, 제3블럭은 다른 나머지 기능을 수행한다. 모든 블럭은 그들 자신의 내부 데이터경로를 갖는다. 제1블럭과 제2블럭사이의 인터페이스는 각 블럭에서의 프로세스에 영향을 주지 않고서 메시지와 데이터를 교환할 수 있다. 제1블럭과 제2블럭은 제3블럭에 위치한 공유소자에 접근할 수 있는 액세스경로를 갖는다.

Description

컴퓨터 구조
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 컴퓨터의 개략적인 구조도이고, 제2도는 제1블럭과 제2블럭을 위한 가능한 구성도이고, 제3도는 제1블럭을 위한 가능한 구성도이다.

Claims (10)

  1. a) 컴퓨터의 구성요소는 3블럭으로 나뉘어지며, 상기 3블럭중 제1블럭(101)은 표현과 기능의 사용자 인터페이스를 제공하는 기능을 주로 수행하고; 제2블럭(102)은 사용자 인터페이스로부터 분리된 응용프로그램과 필요한 운영 프로그램을 주로 동작시키고; 그리고 제3블럭은 컴퓨터의 나머지 구성요소들(107, 108, 109, 110)을 전담하고; 각 블럭들은 하나의 단위장치인 것이 바람직하므로 반드시 물리적으로 서로 분리되어 있을 필요는 없으며; b) 제1, 2 그리고 3블럭은 자신의 내부작업을 위한 분리된 데이타경로를 소유하고 있으며; c) 소프트웨어와 하드에어 인터페이스(103)는 제1블럭(101)과 제2블럭(102) 사이에 존재하면서 제1블럭과 제2블럭내의 작업의 독립적인 수행에 영향을 주는 직접적이고 영구적인 연결을 이루지 않고서 메시지와 데이타의 교환을 수행하며; d) 제1블럭과 제2블럭 각각은 제3블럭내의 공유하여 사용되는 부가적인 구성요소에 액세스할 수 있는 자신의 접근경로(105, 106)를 가지는; 것을 특징으로 하는 사용자 인터페이스를 갖는 컴퓨터를 위한 구조.
  2. 제1항에 있어서, 제1블럭(201)은, 적어도 하나의 자신의 프로세서(212)가 메모리(210)와, 제2블럭(202)과 공유되어 사용되는 제3블럭내의 구성요소를 액세스하는 소자(209)를 구비하는 형태로 구성되는 것을 특징으로 하는 사용자 인터페이스를 갖는 컴퓨터를 위한 구조.
  3. 제1항 또는 제2항에 있어서, 제2블럭(202)은, 적어도 하나의 자신의 프로세서가(216) 메모리(214)와, 제1블럭(201)과 공유되어 사용되는 제3블럭내의 구성요소를 액세스하는 소자(213)를 구비하는 형태로 구성되는 것을 특징으로 하는 사용자 인터페이스를 갖는 컴퓨터를 위한 구조.
  4. 제1항 내지 제3항 중 어느 한항에 있어서, 제1블럭과 제2블럭사이의 인터페이스(103)는 인터롭트신호와 디기열을 이용하여 데이터(204)와 메시지(205)의 효율적인 교환을 수행하는 것을 특징으로 하는 사용자 인터페이스를 갖는 컴퓨터를 위한 구조.
  5. 제1항 내지 제4한중 어느 한항에 있어서, 특히 제1블럭과/또는 제2블럭을 위하여 제3블럭내의 독점적으로 할당된 자신들의 구성요소들을 액세스하는 부가적인 접근경로가 존재하는 것을 특징으로 하는 사용자 인터페이스를 갖는 컴퓨터를 위한 구조.
  6. 제1항 내지 제5항중 어느 한항에 있어서, 제1블럭내에, 관련되는 기능으로서, 그래픽 모듈(350, 351, 352…)을 가속시키고 그리고/또는 다양한 입/출력장치(309, …, 313) 그리고/또는 국부의 대량 저장장치 그리고/또는 데이터 압축/해제장치(330, 331…)를 지원하는 기능을 수행하는 부가적인 특정장치(211)를 내재하는 것을 특징으로 하는 사용자 인터페이스를 갖는 컴퓨터를 위한 구조.
  7. 제1항 내지 제6항중 어느 한항에 있어서, 제2블럭내에, 관련되는 기능으로서 수치연산기능을 가속시키고 그리고/또는 완전한 문장내의 음성검색과 같은 데이터 보유를 위한 기능 그리고/또는 국부의 대량 저장장치를 지원하는 부가적인 특정장치(215)를 내재하는 것을 특징으로 하는 사용자 인터페이스를 갖는 컴퓨터를 위한 구조.
  8. 제1항 내지 제7항중 어느 한항에 있어서, 제1블럭과 제2블럭내의 액세스 소자(209, 213) 사이의 연결(203)은 제3블럭내의 공유로 사용되는 구성요소에 용이하게 접근하게 하며, 공유로 사용되는 데이타경로상의 충돌을 우선순위에 의해 처리하는 것을 특징으로 하는 사용자 인터페이스를 갖는 컴퓨터를 위한 구조.
  9. 제8항에 있어서, 상기 연결(203)은, 제1블럭과 제2블럭의 기본 구조에서 특별한 경우 어느 한 쪽에 유리하도록 우선순위가 변경될 수 있는, 동적으로 변경 가능한 우선순위를 사용하는 우선순위 제어의 형태를 갖도록 구현되는 것을 특징으로 하는 사용자 인터페이스를 갖는 컴퓨터를 위한 구조.
  10. 제1항 내지 9항중 어느 한항에 있어서, 제1, 2 그리고 3블럭은, 하드웨어와 소프트웨어의 인터페이스(103, 105, 106)가 다양한 다른 구조 그리고 /또는 변화하는 요건에 적합하도록 새로운 구조로 개조가 가능한 구조가 지원될 수 있는 방법의 모듈화 설계로 구현되는 것을 특징으로 하는 사용자 인터페이스를 갖는 컴퓨터를 위한 구조.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960700663A 1993-08-09 1994-07-22 컴퓨터구조 KR100370637B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE4326740A DE4326740C1 (de) 1993-08-09 1993-08-09 Architektur für eine Rechenanlage
DEP4326740.8 1993-08-09

Publications (2)

Publication Number Publication Date
KR960704275A true KR960704275A (ko) 1996-08-31
KR100370637B1 KR100370637B1 (ko) 2003-03-15

Family

ID=6494803

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960700663A KR100370637B1 (ko) 1993-08-09 1994-07-22 컴퓨터구조

Country Status (9)

Country Link
US (1) US5842013A (ko)
EP (1) EP0713588B1 (ko)
JP (1) JP4106083B2 (ko)
KR (1) KR100370637B1 (ko)
AT (1) ATE178726T1 (ko)
AU (1) AU7226094A (ko)
CA (1) CA2168741C (ko)
DE (3) DE4326740C1 (ko)
WO (1) WO1995004973A1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5999183A (en) * 1997-07-10 1999-12-07 Silicon Engineering, Inc. Apparatus for creating a scalable graphics system with efficient memory and bandwidth usage
EP1090344B1 (en) * 1999-03-05 2003-12-17 Amulet Technologies, LLC Graphical user interface engine for embedded systems
US7024346B1 (en) 2000-05-17 2006-04-04 Koninklijke Philips Electronics N.V. Automatic ATAP test bench generator
AU2002320116A1 (en) * 2001-06-18 2003-01-02 Oqo, Inc. Modular computing system
US20030069943A1 (en) * 2001-10-04 2003-04-10 International Business Machines Corporation Method and apparatus for user personalized and adaptive business processing modeling and integration
US20060129721A1 (en) * 2002-06-18 2006-06-15 Betts-Lacroix Jonathan Modular computing system
US20030231168A1 (en) * 2002-06-18 2003-12-18 Jory Bell Component for use as a portable computing device and pointing device in a modular computing system
DE10233136B4 (de) * 2002-07-20 2005-12-01 Battenfeld Extrusionstechnik Gmbh Steuerung für eine Kompaktanlage
US7054965B2 (en) * 2003-03-18 2006-05-30 Oqo Incorporated Component for use as a portable computing device and pointing device
US7317175B2 (en) * 2003-06-24 2008-01-08 Jere F. Irwin User interface for configuring and controlling an array of heater elements
WO2005067604A2 (en) * 2004-01-05 2005-07-28 Oqo Incorporated Docking station for mobile computing device
DE102019106410A1 (de) * 2019-03-13 2020-09-17 Liebherr-Aerospace Lindenberg Gmbh Vorrichtung und Verfahren zur Datenübertragung

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1183609A (en) * 1982-03-29 1985-03-05 Bruce S. Allen Man machine interface
US4570220A (en) * 1983-11-25 1986-02-11 Intel Corporation High speed parallel bus and data transfer method
DE3689053D1 (de) * 1985-06-14 1993-10-28 Siemens Ag Verfahren zum Betrieb einer Datenverarbeitungsanlage.
US4831520A (en) * 1987-02-24 1989-05-16 Digital Equipment Corporation Bus interface circuit for digital data processor
EP0350911A3 (en) * 1988-07-13 1990-09-05 Modular Computer Systems Inc. Tightly coupled multiprocessor structure for real-time applications
US4897779A (en) * 1988-07-20 1990-01-30 Digital Equipment Corporation Method and apparatus for optimizing inter-processor instruction transfers
US5179660A (en) * 1989-05-15 1993-01-12 International Business Machines Incorporated System for reducing communications overhead in distributed database transactions by serializing in order related requests into single transmission message and receiving transmission response
EP0401803A3 (en) * 1989-06-06 1992-01-22 Comtrol Corporation Multiple remote graphic work stations
DE58908603D1 (de) * 1989-08-16 1994-12-08 Siemens Ag Flexibles Automatisierungssystem für variable industrielle Prozesse.
JPH0719199B2 (ja) * 1991-08-21 1995-03-06 インターナショナル・ビジネス・マシーンズ・コーポレイション グラフィカル・ユーザ・インターフェースを備えたクライアント−サーバー型分散方式の工業プロセス制御システムにおける異常状態の表示方式

Also Published As

Publication number Publication date
CA2168741A1 (en) 1995-02-16
DE4495764D2 (de) 1996-10-17
AU7226094A (en) 1995-02-28
EP0713588A1 (de) 1996-05-29
EP0713588B1 (de) 1999-04-07
KR100370637B1 (ko) 2003-03-15
JPH09501524A (ja) 1997-02-10
WO1995004973A1 (de) 1995-02-16
ATE178726T1 (de) 1999-04-15
CA2168741C (en) 2005-05-31
DE4326740C1 (de) 1994-10-13
US5842013A (en) 1998-11-24
DE59408088D1 (de) 1999-05-12
JP4106083B2 (ja) 2008-06-25

Similar Documents

Publication Publication Date Title
US4399503A (en) Dynamic disk buffer control unit
US4386402A (en) Computer with dual vat buffers for accessing a common memory shared by a cache and a processor interrupt stack
US10776308B2 (en) Smart memory data store or load method and apparatus
KR960032172A (ko) 컴퓨터 시스템
KR920704231A (ko) 고도 병렬 스칼라/벡터 멀티프로세서 시스템용 클러스터 구성
KR950009461A (ko) 다수의 프로세서를 구비한 데이타처리 시스템 및 다중프로세서 데이타 처리시스템에서 다수의 인터럽트 유지관리 및 처리시스템과 방법
KR960704275A (ko) 컴퓨터 구조
KR940015852A (ko) 긴 명령 워드를 갖는 처리기
US20140237151A1 (en) Determining a virtual interrupt source number from a physical interrupt source number
JPH0195347A (ja) アドレス変換方式
KR920008602A (ko) 번지공간을 공유하는 다수의 입출력장치를 구비한 컴퓨터 시스템 및 입출력장치와 프로세서간의 통신 관리방법
US20140237149A1 (en) Sending a next request to a resource before a completion interrupt for a previous request
Hori et al. User-level parallel operating system for clustered commodity computers
Ashenden et al. The Leopard workstation project
Raman et al. A transputer-based parallel machine translation system for Indian languages
CN114327751A (zh) 一种面向多域隔离通信的虚拟pci设备及其实现方法
JPS63296161A (ja) 仮想共通記憶装置制御方式
EP0139727A1 (en) Multi-computer computer architecture
KR970059915A (ko) 마이크로프로세서의 인터럽트 처리장치
Protopapas Multi-microprocessor/multi-microcomputer architectures: their modeling and analysis
Hiraki et al. Complementary hybrid architecture with two different processing elements with different grain size
JPH0285943A (ja) データ処理装置
JPH0475160A (ja) データ処理装置
JPS58103039A (ja) デ−タベ−スシステム
JPH039431A (ja) 割込み処理方式

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110110

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee