KR960042965A - 반도체소자의 콘택 제조방법 - Google Patents

반도체소자의 콘택 제조방법 Download PDF

Info

Publication number
KR960042965A
KR960042965A KR1019950014182A KR19950014182A KR960042965A KR 960042965 A KR960042965 A KR 960042965A KR 1019950014182 A KR1019950014182 A KR 1019950014182A KR 19950014182 A KR19950014182 A KR 19950014182A KR 960042965 A KR960042965 A KR 960042965A
Authority
KR
South Korea
Prior art keywords
film
contact
ion implantation
manufacturing
semiconductor device
Prior art date
Application number
KR1019950014182A
Other languages
English (en)
Other versions
KR0161732B1 (ko
Inventor
이길호
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019950014182A priority Critical patent/KR0161732B1/ko
Publication of KR960042965A publication Critical patent/KR960042965A/ko
Application granted granted Critical
Publication of KR0161732B1 publication Critical patent/KR0161732B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76889—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances by forming silicides of refractory metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체소자의 콘택 제조방법에 관한 것으로서, 하측의 층간 절연막을 통하여 불순물 이온을 주입하여 저저항콘택을 위한 저접합 고농도 이온주입영역을 형성하고, 콘택홀을 형성한 후, 콘택에 의해 노출된 고농도 이온주입영역의 상측에 질화막을 형성하고, 상기 질화막을 통하여 통상의 고에너지 이온주입 장치로 고농도 이온주입영역의 계면에 Ti 이온을 주입하며, 이를 열처리하여 Ti-실리사이드막을 형성하고, 다시 Ti-실리사이드막과 질화막의 계면에 질소 이온을 이온주입하고 열처리하여 반응하지 않은 Ti 이온이나 국소적으로 형성된 Ti-질화막과 반응시켜 Ti-질화막을 형성한 후, 상기 질화막을 제거하고, 금속배선을 형성하여 금속배선 콘택을 완성하였으므로, 저접합의 형성이 용이하여 소자의 고집적화에 유리하고, Ti 이온주입으로 Ti-실리사이드막을 형성하므로 열적안정성이 우수한 얇은 두께의 Ti-실리사이드막을 형성할 수 있고 공정이 단순화되어 소자동작의 신뢰성 및 공정수율이 향상되는 이점이 있다.

Description

반도체소자의 콘택 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2a도 내지 제2d도는 본 발명에 따른 반도체소자의 콘택 제조 공정도.

Claims (17)

  1. 반도체기판상에 제1층간절연막을 형성하는 공정과, 상기 반도체기판에서 콘택으로 예정되어 있는 부분에 상기 제1층간절연막을 통하여 불순물 이온을 주입하여 고농도 이온주입영역을 형성하는 공정과, 상기 제1층간절연막상에 제2층간절연막을 형성하는 공정과, 상기 고농도 이온주입영역 상측의 제2 및 제1층간절연막을 순차적으로 제거하여 콘택홀을 형성하는 공정과, 상기 콘택홀을 통하여 노출되어 있는 고농도 이온주입영역의 상부와 제2층간절연막상에 질화막을 형성하는 공정과, 상기 질화막과 고농도 이온주입영역의 계면에 Ti 이온을 이온주입하는 공정과, 상기 구조의 반도체기판을 일차 열처리하여 Ti-실리사이드막을 형성하는 공정과, 상기 Ti-실리사이드막과 질화막의 사이에 질소 이온을 주입하는 공정과, 상기 구조의 반도체기판을 이차 열처리하여 상기 Ti-실리사이드막의 상측에 Ti-질화막을 형성하는 공정과, 상기 질화막을 제거하는 공정과, 상기 콘택홀을 통하여 Ti-질화막과 접촉되는 금속배선을 형성하는 공정을 구비하는 반도체소자의 콘택 제조방법.
  2. 제1항에 있어서, 상기 반도체기판상에 N월에 형성되어 있는 것을 특징으로 하는 반도체소자의 콘택 제조방법.
  3. 제1항에 있어서, 상기 제1층간절연막을 TEOS막으로서 300Å 이상의 두께로 형성하는 것을 특징으로 하는 반도체소자의 콘택 제조방법.
  4. 제1항에 있어서, 상기 고농도 이온주입영역을 P+형으로 형성하는 것을 특징으로 하는 반도체소자의 콘택 제조방법.
  5. 제1항에 있어서, 상기 고농도 이온주입영역을 1000Å 이하의 두께를 갖는 저접합으로 형성하는 것을 특징으로 하는 반도체소자의 콘택 제조방법.
  6. 제1항에 있어서, 상기 제2층간절연막을 BPSG막으로 형성하는 것을 특징으로 하는 반도체소자의 콘택 제조방법.
  7. 제1항에 있어서, 상기 고농도 이온주입영역 형성을 위하여 주입된 불순물 이온이 상기 제2층간절연막의 플로우를 위한 열처리 공정시 활성화되는 것을 특징으로 하는 반도체소자의 콘택 제조방법.
  8. 제1항에 있어서, 상기 질화막을 CVD 방법으로 형성하며, 콘택홀의 크기가 작아 측벽에는 도포되지 않는 것을 특징으로 하는 반도체소자의 콘택 제조방법.
  9. 제1항에 있어서, 상기 Ti의 이온주입량을 10E17 ions/㎠ 이상으로 이온주입하는 것을 특징으로 하는 반도체소자의 콘택 제조방법.
  10. 제1항에 있어서, 상기 열처리 공정을 600~700℃의 온도에서 10~60초간 실시하는 것을 특징으로 하는 반도체소자의 콘택 제조방법.
  11. 제1항에 있어서, 상기 일차 열처리후 형성되는 Ti-실리사이드막이 준안정상태인 C49상인 것을 특징으로 하는 반도체소자의 콘택 제조방법.
  12. 제1항에 있어서, 상기 일차 열처리 후 형성된 Ti-실리사이드막의 상측에 반응하지 않은 Ti원자와 국소적으로 형성된 Ti-질화막이 존지하는 것을 특징으로 하는 반도체소자의 콘택 제조방법.
  13. 제1항에 있어서, 상기 질소 이온주입량을 10E17 ions/㎠ 이상으로 실시하는 것을 특징으로 하는 반도체소자의 콘택 제조방법.
  14. 제1항에 있어서, 상기 이차 열처리를 700~1000℃ 온도에서 10~60초간 실시하는 것을 특징으로 하는 반도체소자의 콘택 제조방법.
  15. 제1항에 있어서, 상기 이차 열처리에 의해 상기 Ti-실리사이드막이 안정상태인 C54 상이 되는 것을 특징으로 하는 반도체소자의 콘택 제조방법.
  16. 제1항에 있어서, 상기 질화막의 제거 공정을 건식 또는 습식으로 실시하는 것을 특징으로 하는 반도체소자의 콘택 제조방법.
  17. 제1항에 있어서, 상기 금속배선을 Al 또는 Al 합금재질로 형성하는 것을 특징으로 하는 반도체소자의 콘택 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950014182A 1995-05-31 1995-05-31 반도체소자의 콘택 제조방법 KR0161732B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950014182A KR0161732B1 (ko) 1995-05-31 1995-05-31 반도체소자의 콘택 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950014182A KR0161732B1 (ko) 1995-05-31 1995-05-31 반도체소자의 콘택 제조방법

Publications (2)

Publication Number Publication Date
KR960042965A true KR960042965A (ko) 1996-12-21
KR0161732B1 KR0161732B1 (ko) 1999-02-01

Family

ID=19416113

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950014182A KR0161732B1 (ko) 1995-05-31 1995-05-31 반도체소자의 콘택 제조방법

Country Status (1)

Country Link
KR (1) KR0161732B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100309642B1 (ko) * 1999-01-29 2001-09-26 김영환 반도체장치의 콘택 형성방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100670744B1 (ko) * 2000-06-30 2007-01-17 주식회사 하이닉스반도체 반도체 소자의 실리사이드막 형성 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100309642B1 (ko) * 1999-01-29 2001-09-26 김영환 반도체장치의 콘택 형성방법

Also Published As

Publication number Publication date
KR0161732B1 (ko) 1999-02-01

Similar Documents

Publication Publication Date Title
KR0135163B1 (ko) 얕은 접합의 소오스/드레인영역과 실리사이드를 갖는 모스트랜지스터의 제조방법
KR920004089B1 (ko) 반도체 장치에 전극을 연결하기 위한 접속구조 및 그의 형성방법
US5747373A (en) Nitride-oxide sidewall spacer for salicide formation
US6777275B1 (en) Single anneal for dopant activation and silicide formation
KR100431484B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
JPH0373533A (ja) ケイ素集積回路に高導電率領域を形成する方法
JPH0845875A (ja) 半導体デバイスおよびその形成方法
JP2006516174A (ja) 半導体プロセスにシリサイドコンタクトを使用する方法
US5384285A (en) Process for fabricating a silicide layer in a semiconductor device
US6514859B1 (en) Method of salicide formation with a double gate silicide
KR100310175B1 (ko) 이온주입에 의한 실리사이드 형성 방법
KR100233221B1 (ko) 반도체 장치 제조 방법
KR960042965A (ko) 반도체소자의 콘택 제조방법
JPH06196687A (ja) 半導体装置の製造方法
JP2910064B2 (ja) 半導体装置の製造方法
KR19990018279A (ko) 살리사이드에 의한 게이트-소스-드레인 쇼트를 방지하는 모스펫 소자 및 그 제조방법
JPH03209834A (ja) Ｍｉｓ型半導体装置の製造方法
JP2582337B2 (ja) 浅い接合のソース／ドレーン領域とシリサイドを有するｍｏｓトランジスタの製造方法
JP2525186B2 (ja) 半導体装置の製造方法
KR100486874B1 (ko) 반도체 소자의 비트라인 형성 방법
KR100276876B1 (ko) 콘택 식각후 손실된 실리사이드 보상 방법
KR20030013882A (ko) 반도체소자의 실리사이드막 제조방법
KR950015593A (ko) 반도체 소자의 확산방지용 티타늄나이트라이드 박막 형성방법
JP3639745B2 (ja) 半導体装置の製造方法
KR960016832B1 (ko) 반도체장치의 금속배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080728

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee