KR960042311A - Maximum value detection method and circuit - Google Patents

Abstract

본 발명은 신호의 최대값 검출방법 및 회로에 관한 것으로서, 입력신호의 초기값 및 최대값을 저장하는 래치; 상기 래치에 저장된 값과 새로운 입력값을 지속적으로 비교하는 비교기; 그리고 상기 래치의 새로운 입력값을 보존하는 버퍼;를 포함한 것을 그 특징으로 하여, 최대값의 검출 속도가 높아질 뿐만 아니라 마이크로프로세서의 부하를 경감시킬 수 있다.The present invention relates to a method and circuit for detecting a maximum value of a signal, comprising: a latch for storing an initial value and a maximum value of an input signal; A comparator for continuously comparing a value stored in the latch with a new input value; And a buffer to hold a new input value of the latch. In addition, the detection speed of the maximum value is increased and the load of the microprocessor can be reduced.

Description

신호의 최대값 검출방법 및 회로Maximum value detection method and circuit

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음As this is a public information case, the full text was not included.

제1도는 본 발명에 따른 신호의 최대값 검출방법을 나타낸 흐름도이다, 제2도는 본 실시예의 입력신호인 영상 파형을 나타낸 도면이다, 제3도는 본 발명에 따른 신호의 최대값 검출회로를 나타낸 블럭도이다.1 is a flowchart showing a method of detecting a maximum value of a signal according to the present invention. FIG. 2 is a diagram showing an image waveform which is an input signal of the present embodiment. It is also.

Claims (7)

입력신호의 초기값을 래치에 저장하는 단계; 상기 저장된 값과 새로운 입력값의 크기를 비교하는 단계; 저장된 값이 새로운 입력값보다 적으면, 저장된 값은 소거되고 새로운 입력값이 래치에 저장되는 단계; 상기 단계들을 반복하는 단계; 를 포함한 것을 그 특징으로 하는 신호의 최대값 검출방법.Storing an initial value of an input signal in a latch; Comparing the magnitude of the stored value with a new input value; If the stored value is less than the new input value, the stored value is erased and the new input value is stored in the latch; Repeating the above steps; Method for detecting the maximum value of the signal comprising the. 제1항에 있어서, 상기 래치에 최종적으로 저장되어 있는 값이 최대값인 것을 특징으로 하는 신호의 최대값 검출방법.The method of claim 1, wherein the value finally stored in the latch is a maximum value. 제1항에 있어서, 상기 래치가, 주기 신호 또는 동기 신호에 의하여 소거되는 것을 특징으로 하는 신호의 최대값 검출방법.The method of claim 1, wherein the latch is erased by a periodic signal or a synchronization signal. 입력신호의 초기값 및 최대값을 저장하는 래치; 상기 래치에 저장된 값과 새로운 입력값을 지속적으로 비교하는 비교기; 그리고 상기 래치의 새로운 입력값을 보존하는 버퍼;를 포함한 것을 그 특징으로 하는 신호의 최대값 검출회로.A latch for storing an initial value and a maximum value of an input signal; A comparator for continuously comparing a value stored in the latch with a new input value; And a buffer to hold a new input value of the latch. 제4항에 있어서, 상기 래치에 최종적으로 저장되어 있는 값이 최대값인 것을 특징으로 하는 신호의 최대값 검출회로.5. The maximum value detection circuit of claim 4, wherein the value finally stored in the latch is a maximum value. 제4항에 있어서, 상기 비교기가 디지탈 비교기인 것을 특징으로 하는 신호의 최대값 검출회로.5. The circuit of claim 4, wherein the comparator is a digital comparator. 제4항에 있어서 상기 래치가, 주기 신호 또는 동기 신호에 의하여 소거되는 것을 특징으로 하는 신호의 최대값 검출회로.The signal detection circuit according to claim 4, wherein the latch is erased by a periodic signal or a synchronization signal. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.