Claims (6)
입/출력클럭신호 및 필드신호와 입/출력수평동기신호에 따라 화상데이타를 필드단위로 처리하는 TV에 있어서, 홀수필드의 입력화상데이타를 1필드분씩 저장하는 제1필드메모리와; 짝수필드의 입력화상데이타를 1필드분씩 저장하는 제2필드메모리와; 상기 입/출력필드신호, 입/출력수평동기신호, 입/출력클럭신호, 출력제어기의 출력신호들을 입력받아 제1 및 제2필드메모리의 기록/판독동작을 제어하기 위한 어드레스신호 및 제어신호를 발생시키는 메모리 어드레스 제어기와; 상기 입/출력필드신호와 출력클럭신호를 입력받아 1001필드의 화상데이타가 입력될때마다 1필드가 출력되지 않도록 하는 출력선택신호와, 필드위치가 바뀔때 홀수필드를 1라인 위로 이동시키기 위한 수직이동신호를 메모리 어드레스 제어기로출력하는 출력제어기와; 출력제어기의 출력선택신호에 따라 제1필드메모리의 출력데이타나 제2필드메모리의 출력데이타를 선택하여 출력화상데이타로서 출력하는 멀티플렉서를 구비한 것을 특징으로 하는 TV의 필드주파수 변환회로.A TV for processing image data in field units in accordance with an input / output clock signal and a field signal and an input / output horizontal synchronization signal, comprising: a first field memory for storing input image data of odd fields by one field; A second field memory for storing input image data of even fields for each field; Input / output field signal, input / output horizontal synchronization signal, input / output clock signal, and output signals of the output controller are input to receive an address signal and a control signal for controlling write / read operations of the first and second field memories. A memory address controller for generating; An output selection signal for receiving one input / output field signal and an output clock signal so that one field is not output whenever 1001 field image data is input, and a vertical shift for moving an odd field up one line when the field position is changed; An output controller for outputting a signal to a memory address controller; And a multiplexer for selecting the output data of the first field memory or the output data of the second field memory according to the output selection signal of the output controller and outputting the output data as output image data.
제1항에 있어서, 상기제1 및 제2필드메모리는 데이타 입력포트와 출력포트가 분리되어 있고 기록과 판독동작을 비동기적으로 수행하는 비디오램인 것을 특징으로하는 TV의필드주파수 변환회로.2. The field frequency conversion circuit of claim 1, wherein the first and second field memories are video RAMs having separate data input ports and output ports, and performing write and read operations asynchronously.
제1항에 있어서, 상기 메모리 어드레스 제어기는 입력필드신호에 따라 제1 및 제2필드메모리에 화상데이타를 저장하고, 출력필드신호와 출력제어기의 출력선택신호에 따라 제1필드메모리 또는 제2필드메모리로부터 데이타를 읽어내도록 한 것을 특징으로 하는 TV의 필드주파수 변환회로.The memory device of claim 1, wherein the memory address controller stores image data in the first and second field memories according to an input field signal, and outputs the first field memory or the second field according to an output field signal and an output selection signal of the output controller. A field frequency conversion circuit for a TV, characterized in that data is read from a memory.
제1항에 있어서, 상기 출력제어기는 입력필드신호를 위상반전시키는 인버터와; 출력필드신호를 출력클럭 신호에 따라 1클럭동안 지연시키는 제1플립플럽과; 출력필드신호와 반전된 제1플립플럽의 출력신호를 논리곱하여 홀수필드 시작신호를 출력하는 제1앤드게이트와; 제1플립플럽의 출력신호와 반전된 출력필드신호를 논리곱하여 짝수필드 시작신호를 출력하는 제2앤드게이트와; 상기 홀수필드 시작신호와 짝수필드 시작신호를 논리합하여 인에이블신호를 출력하는 오아게이트와; 오아게이트의 출력신호에 따라 인버터에서 반전된 입력필드신호를 래치하여 출력선택신호를 발생시키는 래치와; 인버터에서 반전된 입력필드신호와 상기 짝수필드 시작신호를 논리곱하는 제3앤드게이트와; 제3앤드게이트의 출력신호와 상기 홀수필드 시작신호에 따라 동작하여 수직이동신호를 발생시키는 제2플립플럽으로 구성하는 것을 특징으로하는 TV의 필드주파수 변환회로.2. The apparatus of claim 1, wherein the output controller comprises: an inverter for phase inverting an input field signal; A first flip flop for delaying the output field signal for one clock according to the output clock signal; A first and gate outputting an odd field start signal by performing an AND operation on the output field signal and the output signal of the inverted first flip flop; A second and gate outputting an even field start signal by performing an AND operation on the output signal of the first flip flop and the inverted output field signal; An orifice outputting an enable signal by ORing the odd field start signal and the even field start signal; A latch for latching the input field signal inverted by the inverter according to the output signal of the oragate to generate an output selection signal; A third and gate for ANDing the input field signal inverted by the inverter and the even field start signal; And a second flip flop that operates according to the output signal of the third and gate and the odd field start signal to generate a vertical shift signal.
제4항에 있어서,상기 래치는 출력필드 시작시점마다 입력필드신호의 반대인 출력선택신호를 출력하여 현재 기록중인 필드메모리가 아닌 다른 필드메모리로부터 화상데이타를 독출하도록 한 것을 특징으로 하는 TV의 필드주파수 변환회로.The field of the TV according to claim 4, wherein the latch outputs an output selection signal opposite to the input field signal at each start of the output field so that image data is read from a field memory other than the field memory currently being recorded. Frequency conversion circuit.
제4항에 있어서, 상기제2플립플럽은 입력필드가 짝수필드이고 출력필드 시작시점이 짝수필드 시작시점일때 1로 세트되어 이미 입력되어 있던 홀수필드를 1라인 위로 수직이동시키고, 홀수필드 시작시점에서 0으로 리세트되도록 구성한 것을 특징으로 하는 TV의 필드주파수 변환회로.5. The method of claim 4, wherein the second flip flop is set to 1 when the input field is an even field and the output field start point is set to 1 when the even field start point is used to vertically move the already entered odd field up one line and start the odd field start point. The field frequency conversion circuit of the TV, characterized in that configured to be reset to 0.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.