KR960026304A

KR960026304A - Pattern formation method of semiconductor device

Info

Publication number: KR960026304A
Application number: KR1019940040316A
Authority: KR
Inventors: 류달래
Original assignee: 김주용; 현대전자산업 주식회사
Priority date: 1994-12-31
Filing date: 1994-12-31
Publication date: 1996-07-22

Abstract

본 발명은 반도체 소자 제조 공정에서 웨이퍼 기판에 형성하는 미세패턴 형성 방법에 관한 것으로서, 식각이 이루어질 피식각층 상부에 포토 레지스트 패턴을 종래보다 얇게 형성하고, 식각장벽막인 포토 레지스트 패턴을 단지 이미지 형성기능만 부여하고, 대신에 식각장벽용 박막층을 도포하고 패턴을 리프트-오프 방법으로 전사시킴으로써 종래의 포토 레지스트의 두께를 줄일 수가 있으며, 결과적으로 패턴의 해상도 및 촛점여유도가 향상되는 장점이 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of forming a fine pattern formed on a wafer substrate in a semiconductor device manufacturing process, wherein the photoresist pattern is formed thinner on the etching target layer to be etched than before, and the photoresist pattern as an etch barrier film is merely an image forming function. The thickness of the conventional photoresist can be reduced by applying only the thin film layer for the etch barrier and transferring the pattern by the lift-off method, and as a result, the resolution and the focus margin of the pattern are improved.

Description

반도체 소자의 패턴 형성방법.Pattern formation method of a semiconductor device.

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음Since this is an open matter, no full text was included.

제2도 내지 제5도는 본 발명에 따른 미세 패턴 형성방법의 공정을 순차적으로 나타내는 단면도.2 to 5 are cross-sectional views sequentially showing a process of the method for forming a fine pattern according to the present invention.

Claims

반도체 소자의 패턴을 형성하는데 있어서, 식각하고자 하는 피식각층 위에 불투명층을 도포한 후 노광 및 현상 공정에 의해 포토레지스트 패턴을 얇게 형성하는 단계, 상기 피식각층 및 불투명층 위에 식각장벽용 박막층을 도포하는 단계, 상기 포토레지스트 패턴을 제거하는 단계 및 상기 박막층을 식각장벽으로 사용하여 싱기 피식각층을 식각하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 패턴 형성방법.In forming a pattern of a semiconductor device, by applying an opaque layer on the etched layer to be etched to form a thin photoresist pattern by an exposure and development process, to apply an etch barrier thin film layer on the etched layer and the opaque layer And removing the photoresist pattern and etching the thin layer to be etched by using the thin film layer as an etch barrier.

제1항에 있어서, 상기 포토레지스트 패턴을 리프트-오프 방법에 의해 상기 식각 장벽용 박막층에 전사시키는 것을 특징으로 하는 반도체 소자의 패턴 형성방법.The method of claim 1, wherein the photoresist pattern is transferred to the etch barrier thin film layer by a lift-off method.

제1항 또는 제2항에 있어서, 상기 포토레지스트 패턴의 두께는 4000 내지 5000Å 정도로 도포하는 것을 특징으로 하는 반도체 소자의 패턴 형성방법.The method of claim 1 or 2, wherein the thickness of the photoresist pattern is applied at about 4000 to 5000 GPa.

제1항 또는 제2항에 있어서, 상기 식각장벽층 박막층을 도포하기 전에 상기 포토레지스트 패턴을 보호하기 위해 하드 베이킹 공정을 수행하여 경화시키는 것을 특징으로 하는 반도체 소자의 패턴 형성방법.3. The method of claim 1, wherein a hard bake process is performed to protect the photoresist pattern before the etching barrier layer thin film layer is coated. 5.

제1항 또는 제2항에 있어서, 상기 식각 장벽용 절연막은 하부의 피식각층보다 식각 선택비가 높은 물질인 것을 특징으로 하는 반도체 소자의 패턴 형성방법.The method of claim 1, wherein the etching barrier insulating film is formed of a material having a higher etching selectivity than that of an underlying etching layer.

제4항에 있어서, 상기 식각 장벽용 절연막은 하부의 피식각층보다 식각 선택비가 높은 물질인 것을 특징으로 하는 반도체 소자의 패턴 형성방법.The method of claim 4, wherein the etching barrier insulating layer is formed of a material having a higher etching selectivity than that of an underlying layer.

제1항 또는 제2항에 있어서, 상기 식각장벽용 박막층은 저온 화학기상증착법에 의해 도포시킨 것을 특징으로 하는 반도체 소자의 패턴 형성방법.The method of claim 1, wherein the etch barrier thin film layer is coated by a low temperature chemical vapor deposition method.

제4항에 있어서, 상기 식각장벽용 박막층은 저온 화학기상증착법에 의해 도포시킨 것을 특징으로 하는 반도체 소자의 패턴 형성방법.The method of claim 4, wherein the etching barrier thin film layer is coated by a low temperature chemical vapor deposition method.

※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.