KR960026127A - 고집적 반도체 소자의 리세스 어레이 형성 방법 - Google Patents

Abstract

1. 청구 범위에 기재된 발명이 속한 기술분야

고집적 반도체 소자 제조 방법.

2. 발명이 해결하려고 하는 기술적 과제

반도체 기판의 리세스 어레이를 형성할 지역에 필드 산화막을 성장시킨 후 다시 식각하여 그 부분에 리세스 어레이를 형성하는 경우에, 공정이 복잡할 뿐만 아니라 필드 산화막을 매우 두껍게 성장시킨 다음 완전히 식각해내야 하기 때문에 웨이퍼 자체의 스택킹 폴트(Stacking Fault)에 매우 취약하고 1㎛ 이상의 깊이를 가진 리세스 어레이를 형성하기가 매우 어렵다는 문제점을 해결하고자 함.

3. 발명의 해결방법의 요지

후속 공정에서 상대적을 낮은 토폴로지를 갖게 될 지역에 선택적 에피택셜 성장법으로 실리콘을 성장시켜 높여주므로써, 반도체 기판상에 깊고 완만한 경계면을 가진 리세스 어레이를 형성하게 됨.

4. 발명의 중요한 용도

고집적 반도체 소자, 특히 CMOSFET 제조에 이용됨.

Description

고집적 반도체 소자의 리세스 어레이 형성 방법

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제2A도 내지 제2C도는 본 발명의 반도체 소자의 리세스 어레이 형성 방법에 따른 제조 공정도.

Claims (2)

1. 반도체 소자의 리세스 어레이를 형성하는 방법에 있어서, 반도체 기판상에 산화막을 형성하는 단계와, 상기 산화막 위에 포토레지스트를 도포한 후 포토마스크를 이용한 노광공정을 통해, 리세스 어레이가 형성될 지역을 제외한 다른 지역이 노출되도록 포토레지스트 패턴을 형성하는 단계와, 상기 포토레지스트 패턴을 식각 장벽으로 이용하여 상기 산화막의 노출 부위를 식각하고 잔류 포토레지스트를 제거하는 단계와, 선택적 에피택셜 성장 공정을 이용하여 소정의 두께를 가진 실리콘막을 형성하는 단계 및, 상기 잔류 산화막을 식각하여 제거하는 단계를 포함해서 이루어진 반도체 소자의 리세스 어레이 형성 방법.
2. 제1항에 있어서, 상기 실리콘막의 두께는 약 1㎛ 내지 2㎛인 것을 특징으로 하는 반도체 소자의 리세스 어레이 형성 방법.

   ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.