KR960025063A - 메모리 데이타 출력제어회로 - Google Patents
메모리 데이타 출력제어회로 Download PDFInfo
- Publication number
- KR960025063A KR960025063A KR1019940040187A KR19940040187A KR960025063A KR 960025063 A KR960025063 A KR 960025063A KR 1019940040187 A KR1019940040187 A KR 1019940040187A KR 19940040187 A KR19940040187 A KR 19940040187A KR 960025063 A KR960025063 A KR 960025063A
- Authority
- KR
- South Korea
- Prior art keywords
- data
- dram
- data output
- system bus
- bus
- Prior art date
Links
Landscapes
- Multi Processors (AREA)
Abstract
종래의 메모리 데이타 출력제어회로는 디램 데이타가 P 점에 곧바로 도착되기 때문에 시스템 버스가 현재 사용중이면 디램에 접근하는 다른 요구들은 데이타가 시스템 버스로 구동되기 전에는 계속 기다리는 상태에 있기 때문에 시스템 성능을 저하시키는 문제점이 있었다.
따라서 본 발명은 여러장의 프로세서 보드, 메모리 보드가 하나의 시스템 버스를 공유하는 컴퓨터 시스템은 시스템 버스의 사용률이 높을 수록 성능이 저하되는데 이를 방지하기 위하여 시스템 버스의 사용상태에 따라 데이타 응답을 제어하기 위하여 메모리 보드에 데이타 출력 큐를 두어 버스가 바쁜(Busy) 상태이면 디램(DRAM)제어기는 데이타를 큐에 순차적으로 저장해 두었다가 버스가 바쁘지 않으면 데이타를 전송하도록 한 것이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 의한 데이타 출력제어회로의 구성도, 제4도는 제3도의 상태 천이다.
Claims (1)
- 디램에 데이타의 저장 및 판독을 제어하는 제어신호를 발생함과 아울러 데이타 출력신호를 제어하는 디램 제어수단과, 상기 디램 제어수단의 데이타 출력 제어신호에 따라 버스 인터페이스 레지스터를 제어함과 아울러 선입선출 메모리수단을 제어하는 데이타 버스 출력 제어수단과, 상기 디램 제어수단의 제어신호에 따라 데이타를 저장 및 판독하는 디램으로부터 출력된 데이타를 선입선출에 의해 일시적으로 저장하고 상기 버스 인터페이스 레지스터를 통해 시스템 버스로 데이타를 출력하는 선입선출 메모리수단으로 구성하여된 것을 특징으로 한 메모리 데이타 출력제어회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940040187A KR960025063A (ko) | 1994-12-30 | 1994-12-30 | 메모리 데이타 출력제어회로 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940040187A KR960025063A (ko) | 1994-12-30 | 1994-12-30 | 메모리 데이타 출력제어회로 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR960025063A true KR960025063A (ko) | 1996-07-20 |
Family
ID=66648073
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019940040187A KR960025063A (ko) | 1994-12-30 | 1994-12-30 | 메모리 데이타 출력제어회로 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR960025063A (ko) |
-
1994
- 1994-12-30 KR KR1019940040187A patent/KR960025063A/ko not_active Application Discontinuation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3598321B2 (ja) | 異なる周波数で動作するバス間でやりとりされるバッファリングデータ | |
US6115761A (en) | First-In-First-Out (FIFO) memories having dual descriptors and credit passing for efficient access in a multi-processor system environment | |
KR960025719A (ko) | 깊이와 폭을 조정가능한 선입선출 버퍼 | |
KR950033856A (ko) | 데이타 전송 제어방법과 이것에 사용하는 주변회로, 데이타 프로세서 및 데이타 처리 시스템 | |
MY109414A (en) | Bus interface logic for computer system having dual bus architecture | |
KR960042321A (ko) | 버스팅 직접 기억 접근 방식의 디스플레이 제어 장치를 가지는 데이타 처리 시스템 | |
JPS5786959A (en) | Data transfer control system | |
KR880011676A (ko) | 캐쉬 메모리를 사용한 블록 액세스 방식 | |
KR960025063A (ko) | 메모리 데이타 출력제어회로 | |
AU4825600A (en) | Systems and methods for a disk controller memory architecture | |
KR970029096A (ko) | 선입선출메모리를 이용한 램데이타 전송장치 및 그 방법 | |
KR970066899A (ko) | 데이터 프로세서, 데이터 처리 시스템, 및 데이터 프로세서를 이용한 외부장치로의 액세스 방법 | |
KR890005607A (ko) | 데이타 처리 시스템 | |
KR920022078A (ko) | 퍼스널 컴퓨터 시스템 | |
KR100283187B1 (ko) | 공통 메모리를 사용하는 시스템에서 공통 메모리 억세스장치 및 방법 | |
JPH10240678A (ja) | 拡張入出力バス | |
JPS55154623A (en) | Input and output control system | |
KR960015242A (ko) | 메모리 보드의 입, 출력 장치 | |
KR960038631A (ko) | 데이타 전송장치 | |
JPS6478361A (en) | Data processing system | |
JP2734581B2 (ja) | 入出力制御装置の制御方式 | |
KR960038626A (ko) | 데이타 전송장치 | |
KR960042391A (ko) | 고속중형 컴퓨터시스템에 있어서 디엠에이제어기 | |
JPS6269347A (ja) | ダイレクトメモリアクセスコントロ−ラ | |
KR970012172A (ko) | 멀티 마이크로 프로세서용 버스제어(bus controller)장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |