KR960019990A - 저잡음 고속 출력버퍼 - Google Patents

저잡음 고속 출력버퍼 Download PDF

Info

Publication number
KR960019990A
KR960019990A KR1019940032251A KR19940032251A KR960019990A KR 960019990 A KR960019990 A KR 960019990A KR 1019940032251 A KR1019940032251 A KR 1019940032251A KR 19940032251 A KR19940032251 A KR 19940032251A KR 960019990 A KR960019990 A KR 960019990A
Authority
KR
South Korea
Prior art keywords
output buffer
pull
gate
output
enable signal
Prior art date
Application number
KR1019940032251A
Other languages
English (en)
Other versions
KR0136479B1 (ko
Inventor
윤찬수
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019940032251A priority Critical patent/KR0136479B1/ko
Publication of KR960019990A publication Critical patent/KR960019990A/ko
Application granted granted Critical
Publication of KR0136479B1 publication Critical patent/KR0136479B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Logic Circuits (AREA)

Abstract

본 발명은 풀업 및 풀다운 트랜지스터(17, 18)를 구비하여 출력버퍼 인에이블 신호(OE)에 따라 소정의 데이타를 출력하는 출력버퍼에 있어서, 상기 출력버퍼 인에이블 신호에 따라 상기 풀업이나 풀다운 트랜지스터(7,18)를 온시키는 제어수단과, 상기 제어수단의 출력이나 데이타를 입력받아 상기 풀업 및 풀다운 트랜지스터(17,18)의 게이트단으로 출력하는 한쌍의 인버터(13,14)를 구비하는 것을 특징으로 하여, 고임피던스 상태에서 출력단이 동작하게 하여 잡음을 감소시키고, 출력속도를 향상시키는 특유의 효과가 있는 저잡음 고속 출력 버퍼에 관한 것이다.

Description

저잡음 고속 출력버퍼
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 따른 저잡음 고속 출력버퍼의 회로도,
제4도는 본 발명에 따른 펄스 발생부의 블럭회로도.

Claims (12)

  1. 풀업 및 풀다운 트랜지스터를 구비하여 출력버퍼 인에이블 신호에 따라 소정의 데이타를 출력하는 출력버퍼에 있어서, 상기 출력버퍼 인에이블 신호에 따라 상기 풀업이나 풀다운 트랜지스터를 온시키는 제어수단과, 상기 제어수단의 출력이나 데이타를 입력받아 상기 풀업 및 풀다운 트랜지스터의 게이트단으로 출력하는 한쌍의 인버터를 구비하는 것을 특징으로 하는 저잡음 고속 출력버퍼.
  2. 제1항에 있어서, 상기 인버터 각각의 출력을 지연시킨후 상기 풀업 및 풀다운 트랜지스터의 게이트단으로 출력하도록 구성된 제1지연수단을 더 구비하는 것을 특징으로 하는 저잡음 고속 출력버퍼.
  3. 제1항에 있어서, 상기 제어수단은, 상기 출력버퍼 인에이블 신호가 디스에이블 되면 상기 풀업이나 풀다운 트랜지스터를 온시키도록 구성되는 것을 특징으로 하는 저잡음 고속 출력버퍼.
  4. 제3항에 있어서, 상기 제어수단은, 상기 출력버퍼 인에이블 신호가 디스에이블 되면 소정의 제어 펄스를 발생시켜, 제어 펄스가 상기 풀업이나 풀다운 트랜지스터의 게이트 신호로 인가되도록 구성되는 것을 특징으로 하는 저잡음 고속 출력버퍼.
  5. 제4항에 있어서, 상기 제어수단은, 상기 제어 펄스와 데이타를 비교하여, 출력단의 상태가 하이이면 상기 풀다운 트랜지스터를 온시키고, 출력단의 상태가 로우이면 상기 풀업 트랜지스터를 온시키도록 구성되는 것을 특징으로 하는 저잡음 고속 출력버퍼.
  6. 제4항에 있어서, 상기 제어수단은, 상기 제어 펄스가 발생되면 제어 펄스를, 그렇지 않으면 데이타를 상기 인버터에 인가하도록 구성된 것을 특징으로 하는 저잡음 고속 출력버퍼.
  7. 제6항에 있어서, 상기 제어수단은, 상기 출력버퍼 인에이블 신호가 디스에이블 되면 소정의 제어 펄스를 발생시키는 제어 펄스 발생수단과, 데이타와, 상기 제어 펄스 발생수단의 출력을 입력받아 상기 한 인버퍼로 출력을 인가하는 제1AND 게이트와, 데이타와, 상기 제어 펄스 발생수단의 출력을 입력받아 상기 다른 인버터로 출력을 인가하는 제1OR 게이트를 구비하는 것을 특징으로 하는 저잡음 고속 출력버퍼.
  8. 제7항에 있어서, 상기 제어 펄스 발생수단은, 상기 출력버퍼 인에이블 신호가 디스에이블 되면 하나의 펄스를 발생시키는 펄스 발생수단과, 상기 펄스를 상기 출력버퍼 인에이블 신호에 따라 상기 제1AND 게이트 및 제1OR 게이트로 입력시키는 제1스위치와, 상기 출력버퍼 인에이블 신호에 따라 상기 제1AND 게이트 및 제1OR 게이트의 상기 펄스 입력단으로 각각 하이나 로우신호를 입력시키는 입력 수단을 구비하는 것을 특징으로 하는 저잡음 고속 출력버퍼.
  9. 제7항에 있어서, 상기 제1AND 게이트 및 제1OR 게이트에 각각 인가되는 데이타는, 래칭수단을 통하여 인가되도록 구성되는 것을 특징으로 하는 저잡음 고속 출력버퍼.
  10. 제9항에 있어서, 상기 래칭수단으로 입력되는 데이타는, 데이타와 출력버퍼 인에이블 신호의 반전값을 입력받는 제2OR 게이트와, 데이타와 출력버퍼 인에이블 신호를 입력받는 제2AND 게이트를 통하여 인가되도록 구성되는 것을 특징으로 하는 저잡음 고속 출력버퍼.
  11. 제10항에 있어서, 상기 제2OR 게이트 및 제2AND 게이트의 출력을, 상기 출력버퍼 인에이블 신호에 따라 상기 래칭수단을 전달하는 제2스위치를 더 구비하는 것을 특징으로 하는 저접음 고속 출력버퍼.
  12. 제8항에 있어서, 상기 펄스 수단은, 상기 출력버퍼 인에이블 신호의 반전값을 지연시키는 제2지연수단과, 상기 제2지연수단의 출력을 지연시키는 제3지연수단과, 상기 제2 및 제3지연수단의 각각의 출력을 입력받는 XOR 게이트를 구비하는 것을 특징으로 하는 저잡음 고속 출력버퍼.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940032251A 1994-11-30 1994-11-30 저잡음 고속 출력버퍼 KR0136479B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940032251A KR0136479B1 (ko) 1994-11-30 1994-11-30 저잡음 고속 출력버퍼

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940032251A KR0136479B1 (ko) 1994-11-30 1994-11-30 저잡음 고속 출력버퍼

Publications (2)

Publication Number Publication Date
KR960019990A true KR960019990A (ko) 1996-06-17
KR0136479B1 KR0136479B1 (ko) 1998-05-15

Family

ID=19399883

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940032251A KR0136479B1 (ko) 1994-11-30 1994-11-30 저잡음 고속 출력버퍼

Country Status (1)

Country Link
KR (1) KR0136479B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100500927B1 (ko) * 1998-10-28 2005-10-24 주식회사 하이닉스반도체 반도체소자의 출력버퍼

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100587590B1 (ko) * 1999-08-18 2006-06-08 매그나칩 반도체 유한회사 전자기 장애 방지 포트 회로

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100500927B1 (ko) * 1998-10-28 2005-10-24 주식회사 하이닉스반도체 반도체소자의 출력버퍼

Also Published As

Publication number Publication date
KR0136479B1 (ko) 1998-05-15

Similar Documents

Publication Publication Date Title
KR930003555A (ko) 프로그램 가능한 출력 구동회로
KR910013734A (ko) 잡음 허용 입력 버퍼
KR860000719A (ko) 상보형(相補型)Bi-MIS 게이트회로
KR850001566A (ko) 마이크로 컴퓨터
KR940017190A (ko) 입력버퍼
KR960009408A (ko) 노이즈 감소 출력 버퍼
KR890007430A (ko) 반도체 장치의 출력회로
KR890013769A (ko) 중간전위생성회로
KR940010532A (ko) 인터페이스회로
KR960019990A (ko) 저잡음 고속 출력버퍼
KR960003101A (ko) 단일 전원 차동 회로
KR950010366A (ko) 2 입력 기능들을 전부 제공하기 위한 베이스 셀 소자
KR970701948A (ko) 신호 수신 및 신호 처리 유니트(signal peceiving and signal processing unit)
KR890007286A (ko) 제어신호 출력회로
KR960036334A (ko) 가변형 지연회로
KR970024601A (ko) 배타적 논리합 회로
KR970013735A (ko) 출력버퍼 회로
KR970023437A (ko) 비트라인 프리챠아지회로
KR960001961A (ko) 입력버퍼
KR950009456A (ko) 마이크로 콘트롤러의 입출력 제어회로
KR970055477A (ko) 출력버퍼 회로
KR970023407A (ko) 고속용 입출력 드라이버 구조
KR970022730A (ko) 고속 가산 회로
KR970019056A (ko) 데이타 출력 버퍼
KR970055520A (ko) 신호 지연회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101224

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee