KR960015527B1 - Semiconductor memory device - Google Patents
Semiconductor memory device Download PDFInfo
- Publication number
- KR960015527B1 KR960015527B1 KR1019930014468A KR930014468A KR960015527B1 KR 960015527 B1 KR960015527 B1 KR 960015527B1 KR 1019930014468 A KR1019930014468 A KR 1019930014468A KR 930014468 A KR930014468 A KR 930014468A KR 960015527 B1 KR960015527 B1 KR 960015527B1
- Authority
- KR
- South Korea
- Prior art keywords
- capacitor
- protrusions
- memory device
- semiconductor memory
- active region
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
- H01L28/87—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
Description
제1도 내지 제4도는 종래 방법에 의한 반도체 메모리장치의 제조방법을 설명하기 위한 단면도들.1 through 4 are cross-sectional views illustrating a method of manufacturing a semiconductor memory device by a conventional method.
제5도는 한국 특허공개 공보 제93-3349호에 개시된 반도체 메모리장치의 평면도.5 is a plan view of a semiconductor memory device disclosed in Korean Patent Laid-Open No. 93-3349.
제6도는 본 발명의 반도체 메모리장치의 평면도.6 is a plan view of a semiconductor memory device of the present invention.
제7도는 본 발명에 의해 제조된 반도체 메모리장치의 사시도.7 is a perspective view of a semiconductor memory device manufactured by the present invention.
제8도 내지 제10도는 본 발명의 일실시예에 의한 반도체 메모리장치의 제조방법을 설명하기 위한 단면도 및 평면도들.8 through 10 are cross-sectional views and plan views illustrating a method of manufacturing a semiconductor memory device in accordance with an embodiment of the present invention.
제11도는 제10도의 A부분을 확장하여 도시한 평면도.FIG. 11 is an enlarged plan view of portion A of FIG. 10.
제12도는 종래 방법과 본 발명에 의해 제조된, 단위 셀의 커패시터 면적을 비교하기 위한 평면도.12 is a plan view for comparing the capacitor area of a unit cell prepared by the conventional method and the present invention.
제13도는 본 발명의 다른 실시예에 의해 제조된 반도체 메모리장치의 사시도.13 is a perspective view of a semiconductor memory device manufactured by another embodiment of the present invention.
본 발명은 반도체 메모리장치에 관한 것으로, 특히 고용량의 셀 커패시턴스를 확보할 수 있는 신뢰성 있는 반도체 메모리장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor memory device, and more particularly, to a reliable semiconductor memory device capable of securing high capacity cell capacitance.
다이나믹 RAM에 있어서, 셀 커패시턴스의 증가는 메모리셀의 독출능력을 향상시키고 소프트 에러율을 감소시키는 역할을 하므로 셀의 메모리 특성을 향상시키는데 크게 기여한다. 메모리셀의 집적도가 증가함에 따라 하나의 칩에서 단위 셀이 차지하는 면적이 줄어들게 되고, 이는 결과적으로 커패시터 면적의 감소를 초래하였으므로, 집적도의 증가와 더불어 단위 면적에 확보되는 정전용량의 증가는 필수적이다.In the dynamic RAM, the increase in cell capacitance contributes to improving the memory characteristics of the cell because it increases the readability of the memory cell and reduces the soft error rate. As the density of memory cells increases, the area occupied by a unit cell in one chip decreases, which in turn results in a decrease in the capacitor area. Therefore, an increase in the capacitance and an increase in the capacitance secured in the unit area are essential.
그러나, 기존의 커패시터 구조로써는 한정된 면적내에서 충분히 큰 셀 커패시턴스를 확보할 수 없기 때문에, 셀 커패시턴스를 증가시키기 위하여 커패시터의 구조를 3차원적으로 형성하는 많은 방법이 제안되고 있다. 핀(Pin) 구조, 박스(Box) 구조, 원통전극(Cylindrical Electrode) 구조 및 링 (Ring) 구조 등과 같이 스토리지전극의 구조를 개선시키는 방법과, NEC사의 COB 셀등과 같이 스토리지전극을 구성하는 물질자체의 특성을 이용하여 셀 커패시턴스를 증가시키고자 하는 방법들이 그 주류를 이루고 있다.However, since the existing capacitor structure cannot secure sufficiently large cell capacitance within a limited area, many methods for forming the structure of the capacitor three-dimensionally have been proposed to increase the cell capacitance. How to improve the structure of the storage electrode such as pin structure, box structure, cylindrical electrode structure and ring structure, and the material that constitutes the storage electrode like NEC COB cell There are mainstream methods for increasing cell capacitance using the characteristic of.
1992년 Symposium on VLSI Techonology에 실린 논문 "Micro Villus Patterning(MVP) Technology for 256Mb DRAM Stack Cell"은 산화막 위에 형성되는 반구모양의 그레인(Hemi-Spherical Grain)을 가진 다결정실리콘(이하 HSG층이라 칭함)을 이용하여 셀 커패시턴스 증가를 도모한 반도체 메모리장치의 제조방법을 제안하고 있다.In 1992, a paper published in Symposium on VLSI Techonology, "Micro Villus Patterning (MVP) Technology for 256Mb DRAM Stack Cell" refers to polycrystalline silicon (hSG layer) with hemi-spherical grains formed on the oxide film. A method of manufacturing a semiconductor memory device which aims to increase cell capacitance by using the above has been proposed.
제1도 내지 제4도를 참조하여, 상기 종래의 반도체 메모리장치의 제조방법을 설명하고자 한다.A method of manufacturing the conventional semiconductor memory device will be described with reference to FIGS. 1 to 4.
필드산화막(12)에 의해 활성영역 및 분리영역으로 구분되어진 반도체기판(10)의 상기 활성영역에, 소오스(14) 및 드레인영역(도시되지 않음) 및 게이트전극(18)을 구비하는 트랜지스터를 형성한 후, 상기 트랜지스터가 형성되어 있는 기판 전면에 평탄화층(40) 및 식각저지층(42)을 차례로 형성하고, 계속해서 물질층(44)을 상기 식각저지층(42)상에 형성한다. 다음에, 상기 소오스영역상에 적층되어 있는 물질층(44), 식각저지층(42) 및 평탄화층(40)을 부분적으로 제거해냄으로써, 스토리지전극을 상기 소오스영역에 접속시키기 위한 콘택홀을 형성한다. 이어서, 결과물 전면에, 실리콘나이트라이드(Si3N4) 및 산화막을 차례로 적층한 후, 이방성식각함으로써 상기 콘택홀의 측벽에 스페이서(46)을 형성한다. 다음에, 결과물 전면에, 불순물이 도우프된 다결정실리콘층 및 산화막층을 차례로 형성하고, 사진식각공정으로 상기 층들을 각 셀 단위로 패터닝함으로써 도전층패턴(50) 및 제1산화막패턴(52)을 형성한다(제1도).A transistor including a source 14, a drain region (not shown), and a gate electrode 18 is formed in the active region of the semiconductor substrate 10 divided into the active region and the isolation region by the field oxide film 12. Thereafter, the planarization layer 40 and the etch stop layer 42 are sequentially formed on the entire surface of the substrate on which the transistor is formed, and then the material layer 44 is formed on the etch stop layer 42. Next, the material layer 44, the etch stop layer 42 and the planarization layer 40 which are stacked on the source region are partially removed to form a contact hole for connecting the storage electrode to the source region. . Subsequently, silicon nitride (Si 3 N 4 ) and an oxide film are sequentially stacked on the entire surface of the resultant, and then spacers 46 are formed on the sidewalls of the contact holes by anisotropic etching. Next, a polysilicon layer doped with impurities and an oxide film layer are sequentially formed on the entire surface of the resultant, and the conductive layer pattern 50 and the first oxide film pattern 52 are patterned by patterning the layers in units of cells by a photolithography process. (FIG. 1).
이어서, 결과물 전면에 HSG층(54)을 형성한다. 여기서, 상기 HSG층은 전체적으로 군도(archipelago)를 이루는 모양으로 형성된다(제2도).Subsequently, the HSG layer 54 is formed on the entire surface of the resultant. In this case, the HSG layer is formed in a shape forming an archipelago as a whole (FIG. 2).
다음에, 상기 HSG층(54)을 마스크로 하여, HSG층을 통해 그 표면이 부분적으로 노출되어 있는 제1산화막패턴을 이방성식각 함으로써 제2산화막패턴(52a)을 형성한 후, 상기 제2산화막패턴(52a)을 마스크로하여 상기 도전층패턴을 이방성식각함으로써 스토리지전극(100)을 형성한다. 이때, 상기 HSG층은 상기 도전층패턴을 이방성식각하는 공정시에 함께 식각된다(제3도).Next, using the HSG layer 54 as a mask, the second oxide film pattern 52a is formed by anisotropically etching the first oxide film pattern whose surface is partially exposed through the HSG layer, and then the second oxide film. The storage electrode 100 is formed by anisotropically etching the conductive layer pattern using the pattern 52a as a mask. At this time, the HSG layer is etched together in the process of anisotropically etching the conductive layer pattern (FIG. 3).
이어서, 상기 제2산화막패턴 및 물질층을 습식식각으로 제거함으로써, 상기 스토리지전극(100)의 하부면까지 유효커패시터 면적으로 이용할 수 있게 한다(제4도).Subsequently, the second oxide pattern and the material layer are removed by wet etching, thereby making it possible to use the effective capacitor area up to the lower surface of the storage electrode 100 (FIG. 4).
상술한 종래 방법은, HSG층을 이용하여 다수의 미세기둥(micro trench)들을 갖는 스토리지전극을 형성하기 때문에 고용량의 셀 커패시턴스를 확보할 수 있으나, 증착공정 및 식각공정이 3회 이상 필요하고, 마스크공정이 1회 추가되는 등 공정이 매우 복잡하며, 상기 도전층패턴의 식각정도에 따라 커패시터의 면적이 변하기 때문에 공정재현성이 떨어지는 문제가 있다.In the above-described conventional method, since the storage electrode having a plurality of micro trenches is formed by using the HSG layer, a high capacitance of the cell capacitance can be obtained, but the deposition process and the etching process are required three times or more, and the mask The process is very complicated, such as adding a process once, and there is a problem in that process reproducibility is inferior because the area of the capacitor changes according to the etching degree of the conductive layer pattern.
한국 특허공개 공보 제93-3339호에 개시된, "반도체장치의 확장된 스택형 커패시터"는 커패시터의 측벽 면적을 증가시키기 위하여 커패시터를 경사지면서, 길게 확장하여 배치한 것이다."Expanded stacked capacitor of a semiconductor device" disclosed in Korean Patent Laid-Open Publication No. 93-3339 is a long-expanded arrangement of the capacitor inclined to increase the sidewall area of the capacitor.
제5도는 상기 종래 방법에 의한 반도체 메모리장치의 평면도로서, 소자분리영역(23)에 의해 분리되어지고 제1방향으로 신장되는 활성영역(21)과, 상기 활성영역(21)내의 제1접촉영역(29)에 접촉되고 상기 제1방향과 소정의 각을 이루며 신장되는 제1스토리지전극(25)과, 상기 활성영역(21) 내의 제2접촉영역(31)에 접촉되고 상기 제1방향과 평행하여 신장되는 제2스토리지전극(27)을 도시한다.5 is a plan view of a semiconductor memory device according to the conventional method, which includes an active region 21 separated by an element isolation region 23 and extending in a first direction, and a first contact region in the active region 21. A first storage electrode 25 in contact with (29) and extending at a predetermined angle with the first direction, in contact with a second contact region 31 in the active region 21 and in parallel with the first direction The second storage electrode 27 is extended.
상술한 종래 방법은 공정의 추가요소 없이 레이아웃만 변경하여 셀 커패시턴스를 용이하게 증가시킬 수 있으나, 커패시터의 면적을 충분히 크게 하기 위하여 상기 제1스토리지전극의 신장길이를 최대화했을 때, 인접한 커패시터의 제2접촉영역에 다른 커패시터가 접촉하게 되어 커패시터간의 쇼트(short)를 발생시킬 수 있다. 또한, 커패시터의 제조공정을 2번 진행해야 하므로 공정시간이 길어지게 되는 단점을 갖는다.The conventional method described above can easily increase the cell capacitance by only changing the layout without additional elements of the process, but when the extension length of the first storage electrode is maximized to sufficiently increase the area of the capacitor, Another capacitor may come into contact with the contact area, causing a short between capacitors. In addition, since the manufacturing process of the capacitor must be performed twice, the process time becomes long.
따라서, 본 발명의 목적은 고용량의 셀 커패시턴스를 확보할 수 있는 신뢰성 있는 반도체 메모리장치를 제공하는데 있다.Accordingly, an object of the present invention is to provide a reliable semiconductor memory device capable of securing a high capacity cell capacitance.
상기 목적을 달성하기 위하여 본 발명은, 제1도전형의 반도체기판과, 제2도전형의 확산영역을 구비하여In order to achieve the above object, the present invention provides a semiconductor substrate of a first conductive type and a diffusion region of a second conductive type.
제1방향으로 확장되는 활성영역과, 상기 활성영역내의 소정영역에 접촉되어 형성되는 커패시터로 이루어진 반도체 메모리장치에 있어서, 상기 커패시터는, 상기 활성영역내의 소정영역에 접촉되는 제1높이의 지지부 및 상기 지지부에 의해 지지되고 상기 제1방향으로 확장되는 수평평판으로 이루어지며, 상기 수평평탄은, 적어도 하나 이상의 제1돌출부 및 상기 적어도 하나 이상의 제1돌출부와는 반대 방향으로 서로 어긋나게 형성되는 적어도 하나 이상의 제2돌출부로 이루어진 것을 특징으로 하는 반도체 메모리장치를 제공한다.10. A semiconductor memory device comprising an active region extending in a first direction and a capacitor formed in contact with a predetermined region in the active region, wherein the capacitor includes: a support portion having a first height in contact with a predetermined region in the active region; At least one first protrusion and at least one first protrusion formed to be offset from each other in a direction opposite to the at least one first protrusion and the at least one first protrusion; A semiconductor memory device comprising two protrusions is provided.
상기 지지부 및 수평평판으로 이루어지는 커패시터에서, 상기 수평평판의 적어도 하나 이상 형성되는 제1및 제2돌출부는, X-Y축으로 이루어지는 평면상에서 상기 X축이나 Y축, 또는 X 및 Y축의 양방향으로 형성될 수 있다. 하나의 셀 커패시터의 상기 적어도 하나 이상의 제1 및 제2돌출부는, 인접한 셀 커패시터의 적어도 하나 이상의 제2 및 제1돌출부에 각각 오버랩된다.In the capacitor consisting of the support part and the horizontal plate, the first and second protrusions formed on at least one of the horizontal plate may be formed in both directions of the X axis, the Y axis, or the X and Y axis on a plane formed of the XY axis. have. The at least one first and second protrusions of one cell capacitor overlap each of the at least one second and first protrusions of an adjacent cell capacitor.
또한, 본 발명의 상기 목적은, 제1도전형의 반도체기판과, 제2도전형의 확산영역을 구비하여 제1방향으로 확장되는 활성영역과, 상기 활성영역내의 소정영역에 접촉되어 형성되는 커패시터로 이루어진 반도체 메모리장치에 있어서, 상기 커패시터는, 상기 활성영역내의 소정영역에 접촉되는 제1높이의 지지부 및 상기 지지부에 의해 지지되고 상기 제1방향과 소정의 각도를 이루는 제2방향으로 확장되는 수평평판으로 이루어지며, 상기 수평평판은, 적어도 하나 이상의 제1돌출부 및 상기 적어도 하나 이상의 제1돌출부와는 반대방향으로 서로 어굿나게 형성되는 적어도 하나 이상의 제2돌출부로 이루어진 것을 특징으로 하는 반도체 메모리장치에 의해 달성될 수도 있다.In addition, the above object of the present invention is to provide a semiconductor substrate of the first conductive type, a diffusion region of the second conductive type, an active region extending in the first direction, and a capacitor formed in contact with a predetermined region in the active region. The semiconductor memory device of claim 1, wherein the capacitor includes a support having a first height in contact with a predetermined region in the active region, and a horizontal portion supported by the support and extending in a second direction forming a predetermined angle with the first direction. And a horizontal plate, wherein the horizontal flat plate comprises at least one first protrusion and at least one second protrusion that is formed in an opposite direction to the at least one first protrusion. May be achieved.
이하, 첨부한 도면을 참조하여 본 발명을 더욱 상세하게 설명하고자 한다.Hereinafter, with reference to the accompanying drawings will be described in more detail the present invention.
제6도는 본 발명의 반도체 메모리장치의 평면도이다.6 is a plan view of the semiconductor memory device of the present invention.
소자분리영역(도시되지 않음)에 의해 분리되고 제1방향으로 확장되는 활성영역(20)과, 상기 활성영역(20)내의 소정영역에 접촉창(45)을 통해 접촉되고 상기 제1방향으로 확장되는 수평평판으로 이루어진 커패시터를 나타낸다. 상기 수평평판은, 적어도 하나 이상의 제1돌출부(100b) 및 상기 적어도 하나 이상의 제1돌출부와는 반대 방향으로 서로 어긋나게 형성되는 적어도 하나 이상의 제2돌출부(100c)로 이루어지며, 상기 적어도 하나 이상의 제1 및 제2돌출부(100b, 100c)는 인접한 커패시터의 적어도 하나 이상의 제2 및 제1돌출부에 각각오버랩된다.An active region 20 separated by an isolation region (not shown) and extending in a first direction, and contacting a predetermined region within the active region 20 through a contact window 45 and extending in the first direction; A capacitor consisting of a horizontal plate is shown. The horizontal plate may include at least one first protrusion 100b and at least one second protrusion 100c formed to be offset from each other in a direction opposite to the at least one first protrusion, and the at least one first protrusion And the second protrusions 100b and 100c respectively overlap at least one of the second and first protrusions of the adjacent capacitor.
제7도는 본 발명에 의해 제조된 반도체 메모리장치의 사시도이다.7 is a perspective view of a semiconductor memory device manufactured by the present invention.
반도제기판(10)의 필드산화막(12) 사이의 제1방향으로 확장되는 활성영역(도시되지 않음)에는 한쌍의 트랜지스터가 형성되는데, 상기 한쌍의 트랜지스터는 드레인영역(16)을 서로 공유하고, 각각 소오스영역(14) 및 게이트전극(18)을 구비한다. 이때, 상기 게이트전극들은 기둥 모양으로 연장되어 워드라인(word line)으로 제공되고, 상기 드레인영역(16)에는 비트라인(bit line ; 32)이 접속되며, 상기 트랜지스터의 각 소오스영역(14)에는 커패시터 스토리지전극(S)가 각각 접속된다.A pair of transistors are formed in an active region (not shown) extending in a first direction between the field oxide films 12 of the semiconductor substrate 10, and the pair of transistors share the drain region 16 with each other, The source region 14 and the gate electrode 18 are respectively provided. In this case, the gate electrodes extend in a column shape and are provided in a word line, and a bit line 32 is connected to the drain region 16, and in each source region 14 of the transistor. The capacitor storage electrodes S are respectively connected.
상기 커패시터 스토리지전극은, 상기 소오스영역(14)에 접속되는 제1높이의 지지부(100a) 및 상기 지지부에 의해 지지되고 상기 제1방향으로 확장되는 수평평판으로 이루어지며, 상기 수평평판은 적어도 하나 이상의 제1돌출부(100b) 및 상기 적어도 하나 이상의 제1돌출부와는 반대 방향으로 서로 어긋나게 형성되는 적어도 하나 이상의 제2돌출부(100c)로 이루어진다.The capacitor storage electrode may include a support part 100a having a first height connected to the source region 14 and a horizontal plate supported by the support part and extending in the first direction, wherein the horizontal plate is at least one or more. The first protrusion 100b and at least one second protrusion 100c are formed to be offset from each other in a direction opposite to the at least one first protrusion.
제8도 내지 제10도는 본 발명의 일실시예에 의한 반도체 메모리장치의 제조방법을 설명하기 위한 단면도 및 평면도들이다. 각 도면의 (a)도는 각각의 공정단계에서 상기 메모리장치를 도시한 단면도이고, (b)도는 상기 단면도에 따른 평면도이다.8 through 10 are cross-sectional views and plan views illustrating a method of manufacturing a semiconductor memory device in accordance with an embodiment of the present invention. (A) is a sectional view showing the memory device in each process step, and (b) is a plan view according to the sectional view.
제8도의 (a)-(b)는 매몰 비트라인(buried bit-line) 형성단계를 도시한 것으로, 필드산화막(12)에 의해 활성영역 및 분리영역으로 구분되어진 반도체기판(10)의 상기 활성영역에 게이트전극(18) 및 소오스(14), 드레인영역(16)을 구비한 트랜지스터를 형성한 후, 상기 트랜지스터를 절연시키기 위한 목적으로 결과물 전면에, 예컨대 BPSG(Boro Phosphorous Silicate Glass)와 같은 산화막을 증착하여 제1절연층(30)을 형성한다. 이어서, 비트라인을 상기 트랜지스터의 드레인영역에 접촉시키기 위한 접촉창 형성을 위한 마스크패턴(도시되지 않음)을 적용하여, 상기 트랜지스터의 드레인영역(16)상의 제1절연층(30)을 부분적으로 식각함으로써 제1접촉창(도시되지 않음)을 형성한 다음, 예컨대 불순물이 도우프된 다결정실리콘을 2,000Å정도의 두께로 증착함으로써 비트라인(32)을 형성한다.(A)-(b) of FIG. 8 illustrate a buried bit-line forming step, wherein the active portion of the semiconductor substrate 10 is divided into an active region and an isolation region by the field oxide film 12. After forming a transistor having a gate electrode 18, a source 14, and a drain region 16 in the region, an oxide film such as BPSG (Boro Phosphorous Silicate Glass) on the entire surface of the resultant for the purpose of insulating the transistor. Deposited to form the first insulating layer 30. Subsequently, a mask pattern (not shown) for forming a contact window for contacting the bit line with the drain region of the transistor is applied to partially etch the first insulating layer 30 on the drain region 16 of the transistor. Thereby forming a first contact window (not shown), and then forming a bit line 32 by depositing, for example, polysilicon doped with impurities to a thickness of about 2,000 mW.
제9도 (a)-(b)는 스토리지전극을 상기 트랜지스터의 소오스영역에 접촉시키기 위한 제2접촉창 형성단계를 도시한 것으로, 상기 비트라인(제8도의 참조부호 32)이 형성된 결과물 전면에, 상기 비트라인을 절연시키기 위한 목적으로, 예컨대 BPSG를 3,000Å 정도의 두께로 증착하여 제2절연층(34)을 형성한다. 이어서, 상기 제2접촉장을 형성하기 위한 마스크패턴(도시되지 않음)을 적용하여, 상기 트랜지스터의 소오스영역(14)에 적층되어 있는 제2절연층, 비트라인 및 제1절연층을 부분적으로 식각함으로써 제2접촉창(45)을 형성한다.9A and 9B illustrate a step of forming a second contact window for bringing a storage electrode into contact with a source region of the transistor. For the purpose of insulating the bit line, for example, BPSG is deposited to a thickness of about 3,000 Å to form a second insulating layer 34. Subsequently, a mask pattern (not shown) for forming the second contact field is applied to partially etch the second insulating layer, the bit line, and the first insulating layer stacked on the source region 14 of the transistor. As a result, the second contact window 45 is formed.
제10도의 (a)-(b)는 커패시터의 스토리지전극 형성단계를 도시한 것으로, 상기 제2접촉창(제9도의 참조부호 45)을 완전히 채우면서 상기 제2절연층(34)을 기준으로 일정한 두께를 갖도록, 예컨대 불순물이 도우프된 다결정실리콘을 5,000Å 정도의 두께로 증착함으로써 도전층(도시되지 않음)을 형성한다. 이어서, 결과물 전면에 포토레지스트(도시되지 않음)를 도포한 후, 스토리지전극을 형성하기 위한 마스크패턴(도시되지 않음)을 적용하여 상기 포토레지스트를 노광하고, 이를 현상하여 패턴이 전사된 포토레지스트패턴(도시되지 않음)을 형성한다. 여기서, 상기 스토리지전극을 형성하기 위한 마스크패턴은, 제6도에서 설명한 바와 같이, 적어도 하나 이상의 제1돌출부 및 상기 적어도 하나 이상의 제1도출부와는 반대 방향으로 서로 어긋나게 형성되는 적어도 하나 이상의 제2돌출부로 이루어진 수평평판형의 패턴들이 형성되어 있다. 따라서, 상기 마스크패턴에 의해 그 패턴이 전사된 상기 포토레지스트패턴 역시 상술한 제1 및 제2돌출부를 갖는 수평평판으로 형성된다. 다음에, 상기 포트레지스트패턴을 마스크로 하여 상기 도전충을 이방성식각함으로써 커패시터의 스토리지전극(100)을 형성한다.(A)-(b) of FIG. 10 illustrate a step of forming a storage electrode of a capacitor, based on the second insulating layer 34 while completely filling the second contact window (reference numeral 45 of FIG. 9). In order to have a constant thickness, for example, a conductive layer (not shown) is formed by depositing polysilicon doped with impurities to a thickness of about 5,000 kPa. Subsequently, after the photoresist (not shown) is applied to the entire surface of the resultant, a photoresist is exposed by applying a mask pattern (not shown) for forming a storage electrode and developing the photoresist by developing the photoresist pattern. (Not shown). Here, the mask pattern for forming the storage electrode, as described with reference to FIG. 6, at least one or more first protrusions and at least one or more second protrusions which are formed to be shifted from each other in opposite directions to the at least one first protrusion. Horizontal flat patterns consisting of protrusions are formed. Accordingly, the photoresist pattern transferred by the mask pattern is also formed as a horizontal flat plate having the first and second protrusions described above. Next, the conductive charge is anisotropically etched using the port resist pattern as a mask to form the storage electrode 100 of the capacitor.
제11도는 상기 제10도의 A부분을 확장시킨 평면도로서, 상기 커패시터의 스토리지전극(100)은 제2접촉창(45)을 통해 상기 트랜지스터의 소오스영역에 접촉되는 제1높이의 지지부(도시되지 않음) 및 상기 지지부에 의해 지지되고 상기 활성영역의 확장방향과 같은 방향으로 확장되는 수평평판으로 이루어지며, 상기 수평평판은 두개의 제1돌출부(100b) 및 상기 두개의 제1돌출부와는 반대 방향으로 서로 어긋나게 형성된 하나의 제2돌출부(100c)로 이루어져 있다.FIG. 11 is an enlarged plan view of part A of FIG. 10, wherein the storage electrode 100 of the capacitor contacts the source region of the transistor through a second contact window 45 (not shown). ) And a horizontal plate supported by the support part and extending in the same direction as the direction of extension of the active area, the horizontal plate being opposite to the two first protrusions 100b and the two first protrusions. It consists of one 2nd projection part 100c formed to shift | deviate from each other.
상술한 일실시예에 의하면, 하나의 커패시터를 구성하는 상기 수평평판이 두개의 제1돌출부 및 하나의 제2돌출부로 이루어져 있기 때문에, 상기 제11도의 굵은 선으로 표시한 만큼의 측벽이 더 생기게 되어 유효 커패시터 면적을 크게 증가시킬 수 있다. 또한, 상기 하나의 셀 커패시터의 제1돌출부 및 제2돌출부는 각각, 양 옆의 인접 셀 커패시터의 제2돌출부 및 제1돌출부에 오버랩되어 형성되기 때문에, 셀 면적을 증가시키지 않으면서 고용량의 셀 커패시턴스를 확보할 수 있다.According to the above-described embodiment, since the horizontal plate constituting one capacitor is composed of two first protrusions and one second protrusion, there are more sidewalls as indicated by the thick line of FIG. The effective capacitor area can be greatly increased. In addition, since the first protrusion and the second protrusion of the one cell capacitor are formed to overlap the second protrusion and the first protrusion of the adjacent adjacent cell capacitors, respectively, the high capacitance of the cell without increasing the cell area. Can be secured.
또한, 추가되는 공정없이 상기 커패시터의 스토리지전극을 형성하기 위한 마스크패턴만을 변경하면 되므로 공정이 매우 용이하고, 트랜지스터의 소오스영역에 접촉되는 제2접촉창에서 충분히 넓은 커패시터 면적이 확보되기 때문에 커패시터간의 쇼트(short)가 발생하지 않는다.In addition, since only the mask pattern for forming the storage electrode of the capacitor needs to be changed without an additional process, the process is very easy and a short circuit between capacitors is ensured because a sufficiently large capacitor area is secured in the second contact window contacting the source region of the transistor. (short) does not occur.
제12도는 종래 방법과 본 발명에 의해 제조된, 단위 셀의 커패시터 면적을 비교하기 위한 평면도로서, (a)도는 종래 방법에 의한 커패시터를, (b)도는 본 발명에 의한 커패시터를 각각 나타낸다.12 is a plan view for comparing the capacitor area of a unit cell manufactured by the conventional method and the present invention, (a) is a capacitor according to the conventional method, (b) is a capacitor according to the present invention, respectively.
여기서, 상기 평면도는 단위 셀의 커패시터를 가로와 세로측으로 각각 3등분하여 그 면적을 계산할 수 있도록 도시되었다.Here, the plan view is shown to calculate the area by dividing the capacitor of the unit cell into three horizontal and vertical sides, respectively.
제12(a)도를 참조하면, 종래 방법에 의해 제조된 단위 셀(C1)의 커패시터 면적은 다음의 식(1)에 의해 계산되어진다.Referring to FIG. 12 (a), the capacitor area of the unit cell C1 manufactured by the conventional method is calculated by the following equation (1).
S = 3m3n+2(3m×h)+2(3m×h) …………………………………………………… (1)S = 3 m 3 n + 2 (3 m x h) + 2 (3 m x h). … … … … … … … … … … … … … … … … … … … (One)
S : 단위 셀의 커패시터 면적S: capacitor area of the unit cell
m : 커패시터의 단위 길이m: unit length of capacitor
n : 커패시터의 단위 폭n: unit width of capacitor
h : 커패시터의 단위 높이h: unit height of the capacitor
제12(b)도를 참조하면, 본 발명의 방법에 의해 제조된 단위 셀(C1)의 커패시터 면적은 다음의 식(2)에 의해 계산되어진다.Referring to Fig. 12 (b), the capacitor area of the unit cell C1 manufactured by the method of the present invention is calculated by the following equation (2).
S=3m×3n+2(3m×h)+2(3m×h)+2(4m×h) ………………………………………… (2)S = 3m × 3n + 2 (3m × h) +2 (3m × h) +2 (4m × h). … … … … … … … … … … … … … … … (2)
(상기 식(2)의 변수들은 상기 식(1)의 변수들과 동일하다.)(The variables of Equation (2) are the same as the variables of Equation (1).)
상기 식(1)과 식(2)를 비교하면, 본 발명에 의해 제조된 단위 셀(C1)의 커패시터 면적이 상기 식(2)의 밑줄 친 항, 즉 2(4m×h)만큼 더 증가됨을 알 수 있다. 즉, 본 발명에 의해 제조된 커패시터는 상기 제12(b)도의 굵은 선으로 표시된 만큼의 커패시터 측벽이 더 생기게 되므로, 종래의 커패시터보다 상기 측벽면적 만큼의 커패시터 면적이 더 증가된 것이다. 상기 새로이 생긴 커패시터의 측벽 면적은, 양 옆의 인접한 셀(C2, C3)의 일부영역을 포함하고 있는데, 본 발명에 의해 제조된 커패시터들은 인접한 셀의 일부영역을 자신의 면적으로 활용하며, 그 자신도 인접 셀의 커패시터들에 자신의 면적의 일부를 제공하도록 배치된다.Comparing Equation (1) and Equation (2), the capacitor area of the unit cell C1 manufactured by the present invention is further increased by the underlined term of Equation (2), that is, 2 (4 m × h). Able to know. That is, since the capacitor manufactured by the present invention has more capacitor sidewalls as indicated by the thick line in FIG. 12 (b), the capacitor area by the sidewall area is increased more than that of the conventional capacitor. The sidewall area of the newly formed capacitor includes a partial region of adjacent adjacent cells C2 and C3. The capacitors manufactured by the present invention utilize a partial region of an adjacent cell as their own area, and And arranged to provide a portion of its area to the capacitors of adjacent cells.
또한, 본 발명의 커패시터는 상기 제12(b)도에 도시한 바와 같이, 제1 및 제2돌출부(제11도의 참조부호 100b, 100c)들이 평면상의 X측, 즉 가로방항으로 형성될 수도 있고, 도시하지는 않았지만 평면상의 Y축, 즉 세로방향으로 형성될 수 있다.In the capacitor of the present invention, as shown in FIG. 12 (b), the first and second protrusions (reference numerals 100b and 100c in FIG. 11) may be formed on the X side of the plane, that is, the transverse direction. Although not shown, it may be formed in the Y-axis plane, that is, the longitudinal direction.
제13도는 본 발명의 다른 실시예에 의해 제조된 반도체 메모리장치의 사시도이다.13 is a perspective view of a semiconductor memory device manufactured by another embodiment of the present invention.
제13도를 상기 제7도와 비교해 보면, 커패시터 스토리지전극(100)의 모양을 제외하고는 모두 같은 구조로 되어 있다. 상기 다른 실시예에 의해 제조된 커패시터 스토리지전극(100)은, 상기 일실시예에 의해 제조된 것과 마찬가지로, 트랜지스터의 소오스영역(14)에 접촉되는 제1높이의 지지부(100a) 및 상기 지지부에 의해 지지되고 활성영역의 확장방향과 같은 방향으로 확장되며 제1 및 제2돌출부(100b, 100c)들로 이루어진 수평평판으로 구성된다. 그러나, 상기 일실시예에 의해 제조된 수평평판은 두개의 제1돌출부와 하나의 제2돌출부로 구성됨으로써 셀 커패시터간의 오버랩영역이 양 옆의 인접 셀들로만 제한된 반면(제7도 참조), 상기 다른 실시예에 의해 제조된 수평평판은 4개의 제1돌출부와 하나의 제2돌출부로 구성됨으로써 커패시터가 오버랩되는 인접 셀의 갯수를 2개 이상으로 증가시킬 수 있다(제13도 참조).When FIG. 13 is compared with FIG. 7, the structure is the same except for the shape of the capacitor storage electrode 100. The capacitor storage electrode 100 manufactured according to the other embodiment may be formed by the support part 100a having the first height and the support part contacting the source region 14 of the transistor, similarly to the fabrication of the embodiment. It is supported and extends in the same direction as the extending direction of the active area, and consists of a horizontal flat plate consisting of the first and second protrusions 100b and 100c. However, the horizontal plate manufactured according to the embodiment is composed of two first protrusions and one second protrusion, so that the overlap area between the cell capacitors is limited to only adjacent adjacent cells (see FIG. 7). The horizontal plate manufactured according to the embodiment may be configured by four first protrusions and one second protrusion to increase the number of adjacent cells in which capacitors overlap by two or more (see FIG. 13).
상술한 다른 실시예에 의하면, 상기 커패시터 스토리지전극을 구성하는 수평평판의 제1 및 제2돌출부를 적어도 2개 이상 형성시킴으로써 이용할 수 있는 측벽면적이 더욱 증대될 뿐만 아니라, 하나의 커패시터가 적어도 2개 이상의 인접한 셀의 커패시터에 오버랩되기 때문에, 상기 일실시예에 의해 제조된 커패시터보다 더 많은 용량의 셀 커패시턴스를 확보할 수 있다.According to another embodiment described above, the side wall area available by forming at least two first and second protrusions of the horizontal plate constituting the capacitor storage electrode is further increased, and at least two capacitors are used. Since the capacitors overlap with the capacitors of adjacent cells, cell capacitances of a larger capacity than that of the capacitors manufactured by the above embodiment can be ensured.
상기 제13도에 도시된 커패시터의 적어도 하나 이상의 제1 및 제2돌출부들은 평면상의 X축 방향으로만 형성되어 있으나, 상기 제12도에서 설명한 바와 같이 Y축 방향으로도 형성될 수 있으며, X축 및 Y축의 양방향으로 모두 형성될 수도 있다.At least one of the first and second protrusions of the capacitor illustrated in FIG. 13 is formed only in the X-axis direction on a plane, but may also be formed in the Y-axis direction as described in FIG. And both directions of the Y-axis.
또한, 도면으로 도시하지는 않았으나, 커패시터의 수평평판을 제1방향으로 확장되는 활성영역의 상기 제1방향과 소정의 각도를 이루는 제2방향으로 확장되도록 형성할 수도 있다.In addition, although not shown in the drawings, the horizontal plate of the capacitor may be formed to extend in a second direction forming a predetermined angle with the first direction of the active region extending in the first direction.
상술한 본 발명의 커패시터는 상기 제8도 내지 제10도에서 설명한 바와 같이 스택 커패시터로 제조할 수도 있고, 다른 3차원 수직 구조, 예컨대 원통형, 핀형, 링형 또는 반구형(Hemi-Spherical Grain) 구조의 커패시터로 제조할 수도 있다. 즉, 본 발명에 의한 커패시터 구조는 매몰 비트라인 형태의 모든 메모리장치에 적용될 수 있다.The above-described capacitor of the present invention may be manufactured as a stack capacitor as described with reference to FIGS. 8 to 10, and may be a capacitor having another three-dimensional vertical structure, for example, a cylindrical, fin, ring, or hemi-spherical grain structure. It can also be prepared. That is, the capacitor structure according to the present invention can be applied to all memory devices in the form of a buried bit line.
따라서, 상술한 바와 같이 본 발명은, 적어도 하나 이상의 제1 및 제2돌출부로 이루어진 수평평판을 구비하는 커패시터를 형성하므로 상기 적어도 하나 이상의 제1 및 제2돌출부에 의해 생기는 측벽면적 만큼 유표 커패시터 면적을 증대시킬 수 있으며, 상기 적어도 하나 이상의 제1 및 제2돌출부가 각각 인접한 셀 커패시터의 적어도 하나 이상의 제2 및 제1돌출부에 오버랩되기 때문에 메모리셀이 차지하는 면적을 증가시키지 않으면서 고용량의 셀 커패시턴스를 확보할 수 있다. 또한, 추가되는 공정없이 상기 커패시터를 형성하기 위한 마스크패턴만을 변경하면 되므로 그 실시가 매우 용이할 뿐만 아니라, 활성영역내의 소정영역에 접촉되는 접촉장에서 충분히 넓은 커패시터 면적이 확보되기 때문에 인접한 셀 커패시터간의 쇼트를 방지할 수 있으므로 신뢰성 있는 반도체 메모리장치를 달성할 수 있다.Accordingly, as described above, the present invention forms a capacitor having a horizontal plate including at least one first and second protrusions, so that the surface area of the surface capacitor is increased by the sidewall area generated by the at least one first and second protrusions. Since the at least one first and second protrusions overlap at least one of the at least one second and first protrusions of adjacent cell capacitors, a high capacity cell capacitance can be secured without increasing the area occupied by the memory cells. can do. In addition, since only the mask pattern for forming the capacitor needs to be changed without an additional process, it is very easy to implement, and a large enough capacitor area is secured in a contact field contacting a predetermined area in the active area, so that adjacent cell capacitors Since the short can be prevented, a reliable semiconductor memory device can be achieved.
본 발명이 상기 실시예에 한정되지 않으며 많은 변형이 본 발명의 기술적 사상내에서 당분야에서 통상의 지식을 가진 자에 의하여 가능함은 명백하다.It is apparent that the present invention is not limited to the above embodiments, and many modifications are possible by those skilled in the art within the technical spirit of the present invention.
Claims (12)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930014468A KR960015527B1 (en) | 1993-07-28 | 1993-07-28 | Semiconductor memory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930014468A KR960015527B1 (en) | 1993-07-28 | 1993-07-28 | Semiconductor memory device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950004550A KR950004550A (en) | 1995-02-18 |
| KR960015527B1 true KR960015527B1 (en) | 1996-11-15 |
Family
ID=19360262
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930014468A KR960015527B1 (en) | 1993-07-28 | 1993-07-28 | Semiconductor memory device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR960015527B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100334020B1 (en) * | 1999-07-16 | 2002-04-26 | 김순택 | Vacuum fluorescent display |
-
1993
- 1993-07-28 KR KR1019930014468A patent/KR960015527B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR950004550A (en) | 1995-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5497017A (en) | Dynamic random access memory array having a cross-point layout, tungsten digit lines buried in the substrate, and vertical access transistors | |
| KR100566469B1 (en) | An integrated circuit comprising a self aligned trench, and method of forming thereof | |
| US7582925B2 (en) | Integrated circuit devices including insulating support layers | |
| US5240871A (en) | Corrugated storage contact capacitor and method for forming a corrugated storage contact capacitor | |
| US5747844A (en) | Dynamic semiconductor memory device with higher density bit line/word line layout | |
| KR960010002B1 (en) | Method for making a capacitor to semiconductor device | |
| US7282405B2 (en) | Semiconductor memory device and method for manufacturing the same | |
| KR970003168B1 (en) | Method for manufacturing a capacitor in semiconductor memory device | |
| US6974990B2 (en) | Selective polysilicon stud growth | |
| US7250335B2 (en) | Methods of fabricating integrated circuit devices including self-aligned contacts with increased alignment margin | |
| KR100526880B1 (en) | Method for forming storage node contact for use in semiconductor memory and storage node contact structure | |
| US6071774A (en) | Method for forming a capacitor with a multiple pillar structure | |
| KR970000718B1 (en) | Semiconductor memory device and manufacturing method thereof | |
| US5631185A (en) | Method for manufacturing capacitor of semiconductor memory device | |
| KR0137229B1 (en) | Semiconductor memory device and fabrication method thereof | |
| US6246087B1 (en) | Memory cell structure for semiconductor memory device | |
| US7145195B2 (en) | Semiconductor memory device and method of manufacturing the same | |
| US5441908A (en) | Capacitor of a semiconductor device having increased effective area | |
| KR960015527B1 (en) | Semiconductor memory device | |
| KR100242470B1 (en) | Semiconductor memory device and its fabricating method | |
| KR100278643B1 (en) | Semiconductor Memory Device Manufacturing Method | |
| KR100207505B1 (en) | Semiconductor memory device and manufacturing method thereof | |
| KR0155790B1 (en) | Capacitor fabrication method of semiconductor device | |
| KR0165304B1 (en) | Self align contact structure semiconductor device & its fabrication method | |
| KR940009619B1 (en) | Method of manufacturing capacitor of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20011008 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |