KR960014724B1 - Charge coupled device with image sensor - Google Patents
Charge coupled device with image sensor Download PDFInfo
- Publication number
- KR960014724B1 KR960014724B1 KR1019930015202A KR930015202A KR960014724B1 KR 960014724 B1 KR960014724 B1 KR 960014724B1 KR 1019930015202 A KR1019930015202 A KR 1019930015202A KR 930015202 A KR930015202 A KR 930015202A KR 960014724 B1 KR960014724 B1 KR 960014724B1
- Authority
- KR
- South Korea
- Prior art keywords
- channel
- charge
- sensing channel
- drain
- region
- Prior art date
Links
- 238000001514 detection method Methods 0.000 claims description 12
- 238000002955 isolation Methods 0.000 claims description 2
- 239000000969 carrier Substances 0.000 claims 1
- 238000000926 separation method Methods 0.000 abstract description 2
- 239000000758 substrate Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 3
- 230000035945 sensitivity Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
Description
제1도는 본 발명의 전하검출소자의 전하가 전송되는 방향의 소자 단면구조도.1 is a cross-sectional view of a device in a direction in which charge of a charge detection device of the present invention is transferred.
제2도는 제1도의 소자구조에 대응하는 실리콘 기판내의 전위분포도.2 is a potential distribution diagram in a silicon substrate corresponding to the device structure of FIG.
제3도는 본 발명의 전하검출소자의 전하가 전송되는 방향과 수직한 방향의 소자 단면구조도.3 is a cross-sectional view of a device in a direction perpendicular to a direction in which charge of the charge detection device of the present invention is transferred.
제4도는 본 발명의 전하검출소자의 부분적인 단면 구조 및 이에 대응하는 전위분포도.4 is a partial cross-sectional structure of the charge detection device of the present invention and a potential distribution diagram corresponding thereto.
제5도는 종래의 전하검출소자의 단면구조도.5 is a cross-sectional structure diagram of a conventional charge detection device.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1 : n형기판 2 : p-웰층1: n-type substrate 2: p-well layer
3 : n형 매몰채널층 4 : 게이트산화막3: n-type buried channel layer 4: gate oxide film
5 : 감지채널영역(n형) 6 : 표면채널영역(p형)5: sensing channel region (n type) 6: surface channel region (p type)
7 : 리셋드레인(n+) 8,9,10 : CCD전송전극7: Reset drain (n +) 8,9,10: CCD transfer electrode
11 : 출력게이트 12 : 플로팅게이트11: output gate 12: floating gate
13 : 리셋게이트 14 : 바이어스게이트13: reset gate 14: bias gate
15 : 두꺼운 절연층 16 : 소오스(n+)15 thick insulating layer 16 source (n +)
17 : 드레인(n+) 20 : 소오스(p+)17: drain (n +) 20: source (p +)
21 : 드레인(p+)21: drain (p +)
본 발명은 고감도의 전하검출소자의 제조에 관한 것으로, 특히 CCD(Charge Coupled Device) 이미지 센서(Image sensor)등과 같은 미소한 신호전하를 높은 감도로 검출할 필요가 있는 소자의 제조에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to the manufacture of high-sensitivity charge detection devices, and more particularly to the fabrication of devices that need to detect small signal charges, such as CCD (Charge Coupled Device) image sensors, with high sensitivity.
고체촬상소자의 전하검출부를 예로들어 종래의 전하검출소자에 대해 설명하면 다음과 같다.The charge detection unit of the solid state imaging device will be described below with reference to a conventional charge detection device.
제5도는 도시바사의 오사와등에 의해 「1989년 International Conference on Solid State Device and Materials(Extended Abstracts pp.355-358)」에 발표된 플로팅 표면검출부(Floating Surface Detector)의 단면도를 나타낸 것으로, n형 기판(1)표면에 p-웰층(2)이 형성되고, 기판농도보다 고농도의 n형 영역인 감지채널(Sensing channel :5)과 p+영역인 소오스(20) 및 드레인(21), 상기 감지채널(5)상에 형성된 게이트산화막(4)과 게이트산화막(4)상에 형성된 플로팅게이트(12), 플로팅게이트상에 형성된 두꺼운 절연층(15), 이 두꺼운 절연층상에 형성된 바이어스 게이트(14)로 구성된다.FIG. 5 is a cross-sectional view of a floating surface detector published by Toshiba Corporation, Osawa et al. In 1989 International Conference on Solid State Device and Materials (Extended Abstracts pp.355-358). 1) The p-well layer 2 is formed on the surface, and the sensing channel (5), which is an n-type region of higher concentration than the substrate concentration, the source 20 and drain (21) and the sensing channel (5), which are p + regions, A gate oxide film 4 formed on the gate oxide film 4, a floating gate 12 formed on the gate oxide film 4, a thick insulating layer 15 formed on the floating gate, and a bias gate 14 formed on the thick insulating layer. .
상기 감지채널(5)은 단면도 평면에 수직한 방향으로 전하를 전송하는 CCD에 접속되며, 매몰채널(Buried Channel)(도시되지 않음)내로 신호전하가 전송되게 된다. 전송되어온 신호전하가 감지채널(5)내에 축적되면 감지채널(5)내의 전위분포가 변화하여 게이트산화막(4)과 감지채널(5)계면의 계면전위 및 플로팅게이트(12) 전위가 변화하게 되는데, 이 전위변화에 의해 정공(hole)을 캐리어로 하고 게이트산화막(4)과 감지채널(5)계면을 p형 표면채널(Surface Channel)로 하는 트랜지스터가 동작하게 된다.The sense channel 5 is connected to a CCD that transfers charge in a direction perpendicular to the cross-sectional plane, whereby signal charge is transferred into a buried channel (not shown). When the transmitted signal charges are accumulated in the sensing channel 5, the potential distribution in the sensing channel 5 is changed to change the interface potential of the gate oxide film 4 and the sensing channel 5 interface and the potential of the floating gate 12. This potential change causes a transistor to operate with a hole as a carrier and a gate oxide film 4 and a sensing channel 5 interface as a p-type surface channel.
이 트랜지스터는 감지커패시턴스를 매우 작게할 수 있을뿐 아니라 기생용량이 거의 없어 고감도의 동작이 가능하다. 또한 감지채널은 완전히 공핍화시키는 조건으로 신호전송하므로 신호전하의 완전전송이 가능하게 되고 1/f 노이즈등이 매우 낮게 억제된다.The transistors not only have very small sense capacitances, but very little parasitic capacitance, enabling high sensitivity operation. In addition, since the sensing channel transmits signals under conditions that completely deplete, complete transmission of signal charges is possible and 1 / f noise is very low.
도시바사는 76μV/e-의 고감도와 64μV·rms(잡음등가신호 (Noise equivalent signal)∼1.2electrons rms)이하라고 하는 저잡음을 양립했다고 보고하고 있으나, 제5도에 나타난 바와 같이 이 트랜지스터의 소오스와 드레인이 p웰과 같은 도전성이고, 캐리어가 신호전하와 반대부호라는 문제점이 있다.Toshiba reports high sensitivity of 76μV / e- and low noise of less than 64μV · rms (Noise equivalent signal to 1.2electrons rms), but the source and drain of this transistor are There is a problem that the conductivity is the same as that of the p well, and that the carrier is opposite to the signal charge.
p웰은 통상 접지되므로 소오스나 드레인에는 웰내의 모든 영역으로 부터 정공이 확산되게 된다. 따라서 이 정공에 의한 암전류의 숏노이즈(short noise)의 영향이 문제가 된다. 또한 입사광이 있는 경우에 정공은 전자와 같은 수로 발생되는데 전자에 대해서는 오버플로우(overflow)드레인이 있는 것에 비해 정공에 대해서는 확실하게 기능하는 드레인 구조가 없다.Since p wells are usually grounded, holes are diffused from the source or drain to all regions in the wells. Therefore, the influence of the short noise of the dark current by this hole becomes a problem. In addition, when there is incident light, holes are generated in the same number of electrons, but there is no drain structure that functions reliably for holes as compared with an overflow drain for electrons.
주변부에 p웰의 콘택이 있으나 화소부로부터의 거리는 상당히 길기 때문에 강한 입사광이 들어오는 경우등에 일시적으로 증가한 정공의 누설전류에 의해 신호전류가 상승하는 현상이 발생할 가능성이 있다. 이 문제를 해결하기 위해 기판을 p+형으로 하여 전자의 수직 오버 플로우 드레인 구조를 고정시킨다든지 전하검출부의 웰을 화소부와 독립시키든지 하는 방법이 있으나 이는 거의 불가능한 것이다.Although there is a p-well contact at the periphery, the distance from the pixel portion is quite long, and thus there is a possibility that the signal current rises due to the temporarily increased hole leakage current, for example, when strong incident light enters. In order to solve this problem, there is a method of fixing the vertical overflow drain structure of electrons by making the substrate p + type or independent of the well of the charge detection part from the pixel part, but this is almost impossible.
본 발명은 상술한 문제를 해결하기 위한 것으로, 상기 종래 기술의 예에서 p채널 트랜지스터를 이용한 부분에 캐리어가 전자인 n채널 트랜지스터를 사용함으로써 예컨대 감지채널이 n형인 경우에는 표면에 p형층을 형성함과 동시에 n+영역의 소오스 및 드레인과 감지채널사이에 표면영역은 반전 가능한 p웰층으로 이루어진 채널분리영역을 설치하는 것을 특징으로 한다.The present invention has been made to solve the above-described problem, and in the example of the prior art, by using an n-channel transistor whose carrier is an electron in a portion using the p-channel transistor, for example, when the sensing channel is n-type, a p-type layer is formed on the surface At the same time, between the source and drain of the n + region and the sensing channel, a channel isolation region comprising an invertible p-well layer is provided.
감지채널표면에 감지채널과 반대 도전형의 영역을 형성함으로써 플로팅게이트 아래에 전자의 표면채널이 형성되고, 감지채널로 전송되는 전하량에 대응하여 표면채널이 변조된다. 또한 감지채널과 소오스 및 감지채널과 드레인사이에 표면이 반전 가능한 채널분리영역을 설치함으로써 소오스 및 드레인으로 부터 표면채널 영역으로는 전류가 흐르고 매몰채널영역으로는 전류가 흐르지 않는 구조가 된다.By forming a region opposite to the sensing channel on the sensing channel surface, a surface channel of electrons is formed under the floating gate, and the surface channel is modulated in response to the amount of charge transferred to the sensing channel. In addition, by providing a channel inversion region in which the surface is inverted between the sensing channel, the source, and the sensing channel and the drain, a current flows from the source and drain to the surface channel region and no current flows into the buried channel region.
이와 같이 검출되는 전하와 같은 도전형의 캐리어가 흐르는 트랜지스터를 이용 가능하게 함으로써 웰층으로 부터의 암전류 문제가 해결되고, 암전류에 기인하는 숏노이즈가 저감되어 더욱 감도 높은 전하검출소자가 실현될 수 있게 된다. 또한 강한 빛이 입사될 경우의 신호출력의 상승 현상등을 염려할 필요가 없게 된다. 소오스, 드레인 영역을 형성하기 위해 추가하였던 p+영역의 형성공정도 생략할 수 있게된다.By using a transistor in which a carrier of a conductive type such as the charge detected in this way is available, the dark current problem from the well layer is solved, and the short noise caused by the dark current is reduced, so that a more sensitive charge detection device can be realized. . In addition, there is no need to worry about an increase in signal output when strong light is incident. The process of forming the p + region added to form the source and drain regions can also be omitted.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 CD이미지 센서의 전하검출부에 이용하는 경우를 예로들어 설명한다.Hereinafter, an example of using the embodiment of the present invention in the charge detection unit of a CD image sensor will be described with reference to the accompanying drawings.
제1도는 CCD에 의해 신호전하가 전송되는 방향의 단면 구조도이다. n형 실리콘 기판(1)의 표면에 p웰층(2)이 형성되고, 상기 p웰층(2) 표면부위에 n형 매몰채널(3)과 n형 감지채널(5), p형 표면채널(6) 및 리셋드레인(7)이 각각 소정영역에 형성되고, 그 상부에는 게이트산화막(4)이 형성되며, 리셋게이트(13) 및 CCD전송전극(8,9,10), 출력게이트(11), 플로팅게이트(12)가 상기 게이트산화막(4)상에 형성되고, 상기 플로팅게이트(12)상에 두꺼운 절연층(15)과 바이어스 게이트(14)가 각각 형성된 구조로 되어있다.1 is a cross-sectional structural view of a direction in which signal charge is transmitted by a CCD. The p well layer 2 is formed on the surface of the n-type silicon substrate 1, and the n-type buried channel 3, the n-type sensing channel 5, and the p-type surface channel 6 are formed on the surface of the p-well layer 2. And a reset drain 7 are formed in a predetermined region, and a gate oxide film 4 is formed thereon, and the reset gate 13, the CCD transfer electrodes 8, 9, 10, the output gate 11, The floating gate 12 is formed on the gate oxide film 4, and the thick insulating layer 15 and the bias gate 14 are formed on the floating gate 12, respectively.
이중에서 본 발명과 직접 관계되는 부분은 참조부호 5,6,12,14,15로 나타낸 부분으로 구성되는 영역으로, 이 부분의 수직방향 단면도를 제3도에 도시한바, 이는 CCD에 의해 전송된 전하를 검출하여 동작하는 n형 표면채널 트랜지스터 부분이 된다.Of these, the part directly related to the present invention is an area composed of parts indicated by reference numerals 5, 6, 12, 14 and 15, and a vertical cross-sectional view of this part is shown in FIG. 3, which is transmitted by a CCD. An n-type surface channel transistor portion which operates by detecting electric charges is formed.
CCD이미지 센서의 경우, 입사광에 의해 각 화소의 포토다이오드에서 발생한 신호전하는 CCD에 의해 매몰채널(3)내로 전송되어 제1도의 우측으로부터 감지채널(5)로 흘러 들어간다. 이때, 리셋드레인(7)이나 리셋게이트(13), 바이어스 게이트(14), 출력게이트(11) 및 CCD전송전극(8, 9, 10)은 각각 적절한 전압으로 바이어스되고, 신호전하를 전송하는 채널의 포텐셜 형상은 제2도와 같이 되게된다. 감지채널(5)에 신호전하가 흘러들어가면 감지채널(5)내의 전위가 변화하고 감지채널(6)영역의 표면 포텐셜도 변화한다. 감지채널을 포함하는 기판 깊이방향의 단면구조와 이에 대응하는 전위분포를 제4도(a)및 (b)에 나타내었다.In the case of a CCD image sensor, the signal charge generated at the photodiode of each pixel by incident light is transferred into the buried channel 3 by the CCD and flows into the sensing channel 5 from the right side of FIG. At this time, the reset drain 7, the reset gate 13, the bias gate 14, the output gate 11, and the CCD transfer electrodes 8, 9, and 10 are biased to appropriate voltages, respectively, and transmit a signal charge. The potential shape of becomes as shown in FIG. When signal charge flows into the sensing channel 5, the potential in the sensing channel 5 changes and the surface potential of the sensing channel 6 region also changes. The cross-sectional structure in the depth direction of the substrate including the sensing channel and the corresponding potential distribution are shown in FIGS. 4A and 4B.
감지채널(5)내에 전하가 없는 경우의 전위분포를 실선으로, 포화될때까지 전하가 들어간 경우의 전위분포를 파선으로 나타내었다. 또한 매몰채널과 감지채널의 채널분리영역의 단면구조와 이에 대응하는 전위분포를 제4도(c) 및 (d)에 나타내었다.The potential distribution when there is no charge in the sensing channel 5 is shown by a solid line, and the potential distribution when charge enters until it is saturated is shown by a broken line. In addition, the cross-sectional structure of the channel separation region of the buried channel and the sense channel and the corresponding potential distribution are shown in FIGS. 4 (c) and (d).
이와 같은 신호전하에 대응하는 표면채널(6)의 전위분포변화에 의해 신호전하의 검출을 행한다.The signal charge is detected by the potential distribution change of the surface channel 6 corresponding to the signal charge.
이 구조의 특징은 감지채널(5) 표면에 감지채널과는 반대도전형인 p형 표면채널(6) 영역이 있기 때문에 이것에 의해서 표면이 전자에 대한 표면채널로 된다는데 있다. 또한 감지채널(5)과 소오스(16) 및 드레인(17)사이에는 p웰 영역(2)이 있어 매몰채널(3)에 대한 채널분리대로서의 역할을 한다. 이 영역은 기판표면은 반전되어 표면채널로서 동작하므로 채널분리대의 표면전위를 감지채널상의 표면채널의 표면전위보다 깊은 전위가 되도록 설계하면 소오스에서 드레인으로의 전류의 흐름을 방해하는 일이 없게된다.The feature of this structure is that the surface of the sensing channel 5 has a p-type surface channel 6 region, which is opposite to the sensing channel, thereby making the surface a surface channel for electrons. There is also a p well region 2 between the sense channel 5 and the source 16 and drain 17 to serve as a channel separator for the buried channel 3. Since the substrate surface is inverted to operate as a surface channel, the surface potential of the channel separator is designed to be deeper than the surface potential of the surface channel on the sensing channel so that the current flows from the source to the drain does not interfere.
이상과 같이 본 발명에 의해 전자의 전하량을 전자를 캐리어로 하는 트랜지스터에서 검출하는 소자를 실현할 수 있다.As described above, the present invention can realize an element which detects the amount of electron charge in a transistor having electrons as a carrier.
상기 실시예에서는 신호전하가 전자인 경우에 대해 설명하였으나, 신호전하가 전공인 경우도 마찬가지로 본 발명을 실시할 수 있다. 또한 감지채널까지 신호전하를 전송하는 소자도 CCD뿐 아니라 낮은 전송손실로 전하를 전송하는 소자라면 본 발명이 목적으로 하는 효과를 얻는 것이 가능하다.In the above embodiment, the case where the signal charge is the former has been described, but the present invention may be implemented in the case where the signal charge is the major. In addition, if the device that transmits the signal charge to the sensing channel as well as the CCD to transfer the charge with a low transmission loss, it is possible to obtain the effect of the present invention.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930015202A KR960014724B1 (en) | 1993-08-05 | 1993-08-05 | Charge coupled device with image sensor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930015202A KR960014724B1 (en) | 1993-08-05 | 1993-08-05 | Charge coupled device with image sensor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950007039A KR950007039A (en) | 1995-03-21 |
| KR960014724B1 true KR960014724B1 (en) | 1996-10-19 |
Family
ID=19360812
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930015202A KR960014724B1 (en) | 1993-08-05 | 1993-08-05 | Charge coupled device with image sensor |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR960014724B1 (en) |
-
1993
- 1993-08-05 KR KR1019930015202A patent/KR960014724B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR950007039A (en) | 1995-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100371457B1 (en) | Dark current reducing guard ring | |
| US20200185563A1 (en) | Single photon avalanche gate sensor device | |
| JP4295740B2 (en) | Charge coupled device image sensor | |
| US5181093A (en) | Solid state image sensor having high charge transfer efficiency | |
| JPH11274450A (en) | Solid-state image pick up device | |
| KR20180080420A (en) | Image sensor | |
| US6781169B2 (en) | Photodetector with three transistors | |
| KR100267129B1 (en) | Improved interline charge coupled device solid state image sensor | |
| JP2018157156A (en) | Solid state imaging device and manufacturing method thereof | |
| US11860033B2 (en) | Photodetector, photodetector array, and drive method comprising a second transistor including a channel of first conductivity type and a first transistor including a channel of second conductivity type that has polarity opposite to polarity of the first conductivity type | |
| KR0147364B1 (en) | Charge transfer device | |
| KR100233185B1 (en) | Solid-state image sensor device with pixel array structure of interline transfer ccd image sensor | |
| US5357128A (en) | Charge detecting device | |
| KR960014724B1 (en) | Charge coupled device with image sensor | |
| JPH01502634A (en) | Image sensor output circuit | |
| JP3375389B2 (en) | Charge detection element | |
| US4019199A (en) | Highly sensitive charge-coupled photodetector including an electrically isolated reversed biased diffusion region for eliminating an inversion layer | |
| CN114902418A (en) | Ranging image sensor and method of manufacturing the same | |
| US6984817B2 (en) | CMOS-type photodetector for improved charge transfer from the photodetector to a MOS transistor | |
| KR20020000718A (en) | Solid state image sensor | |
| KR100204914B1 (en) | Signal pick-up device for solid-state image sensor | |
| KR100896432B1 (en) | SOI image sensor and manufacturing method thereof | |
| JP2757583B2 (en) | Semiconductor integrated circuit | |
| KR100494132B1 (en) | Unit pixel of image sensor | |
| CN117203774A (en) | SOI-JFET pixel and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110929 Year of fee payment: 16 |
|
| LAPS | Lapse due to unpaid annual fee |