KR960011228B1 - Image histogramer - Google Patents
Image histogramer Download PDFInfo
- Publication number
- KR960011228B1 KR960011228B1 KR1019930008506A KR930008506A KR960011228B1 KR 960011228 B1 KR960011228 B1 KR 960011228B1 KR 1019930008506 A KR1019930008506 A KR 1019930008506A KR 930008506 A KR930008506 A KR 930008506A KR 960011228 B1 KR960011228 B1 KR 960011228B1
- Authority
- KR
- South Korea
- Prior art keywords
- data
- image
- input
- control signal
- histogram
- Prior art date
Links
- 238000000034 method Methods 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T5/00—Image enhancement or restoration
- G06T5/40—Image enhancement or restoration using histogram techniques
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/0412—Digitisers structurally integrated in a display
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/1733—Controllable logic circuits
- H03K19/1737—Controllable logic circuits using multiplexers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- Mathematical Physics (AREA)
- Human Computer Interaction (AREA)
- Image Processing (AREA)
Abstract
Description
제1도는 이 발명의 실시예에 따른 영상 히스토그래머의 구성 회로도.1 is a circuit diagram of an image histogram according to an embodiment of the present invention.
제2도는 이 발명의 실시예에 따른 영상 히스토그래머의 동작 타이밍도이다.2 is an operation timing diagram of an image histogram according to an embodiment of the present invention.
이 발명은 영상 히스토그래머(histogramer)에 관한 것으로 더욱 상세하게 말하자면, 소프트웨어(software)적으로 영상 히스토그램을 구하는 대신에 하드웨어(hardward)적으로 영상 데이터(data)를 얻는 시간동안 병렬로 영상 히스토그램을 구하여, 영상 히스토그램을 얻기 위한 별도의 처리시간이 필요없는 영상 히스토그래머에 관한 것이다.The present invention relates to an image histogram. More specifically, instead of obtaining an image histogram in software, the image histogram is parallelly executed during a time in which image data is acquired in hardware. The present invention relates to an image histogram which does not require a separate processing time to obtain an image histogram.
산업현장의 로보트(robot)가 주위 상황에 다라 대처하여 동작하거나, 상품의 불량 검사, 대상물의 위치 및 자세 검사등에 이용되는 비젼 시스템(vision system)에서 카메라 혹은 다른 센서에 의하여 얻어지는 영상은 영상의 밝기에 따라 전기적인 신호로 바뀌며, 이러한 영상신호는 컴퓨터(computer)에 의해 처리하기 위하여 디지털 신호로 바뀌어져야만 한다.In a vision system where an industrial robot operates in response to surrounding conditions or inspects a product for defects, inspects the position and posture of an object, images obtained by a camera or other sensor are used to display the brightness of the image. According to the present invention, the image signal must be converted into a digital signal for processing by a computer.
영상을 디지탈화하는 과정은 연속된 영상신호를 샘플링(sampling) 하는 과정으로 한 영상을 얼마나 촘촘히 샘플링하는가에 따라 영상의 해상도가 결정되고, 영상의 밝기는 서로 다른 농담 레벨(lever)로 정량화된다. 여기서 농담레벨이란 화면의 각 점들에 대한 밝기값의 레벨을 말한다.The process of digitizing an image is a process of sampling a continuous image signal. The resolution of the image is determined according to how closely the image is sampled, and the brightness of the image is quantified at different shade levels. Here, the shade level means the level of brightness value for each point on the screen.
영상은 해상도와 농담레벨에 따라 화면의 질이 결정되며, 디지털화되어 처리되는 영상처리과정에 있어서, 얻어진 영상을 컴퓨터가 인식하기 좋은 형태의 영상으로 만들어 주기 위하여 영상의 밝기의 준위을 균일하게 하여야 한다.The quality of the screen is determined according to the resolution and the shade level. In the image processing process that is digitized and processed, the brightness level of the image must be uniform in order to make the obtained image into an image that can be easily recognized by a computer.
상기의 영상의 밝기의 준위를 균등하게 하기 위하여 우선 영상의 히스토그램을 구하여야 한다. 영상의 히스토그램이란 한 영상내에서 어떤화소값을 가지는 화소의 수를 모든 화소값에 대하여 얻은 데이터를 말하며, 종래에는 영상 히스토그램을 구하기 위하여 소프트웨어(software)에 의한 산출방식을 사용하였다.In order to equalize the brightness level of the image, first, a histogram of the image is obtained. The histogram of an image refers to data obtained for all pixel values of the number of pixels having a certain pixel value in an image. In the past, a calculation method by software was used to obtain an image histogram.
즉, 처리하고자 하는 영상을 영상메모리에 저장한 다음, 영상 메모리의 전영역에 걸쳐 얻어진 화소값을 읽어 화소값의 크기에 따른 분포를 알고리즘(algorithm)을 통하여 구하였다.That is, after storing the image to be processed in the image memory, the pixel values obtained over the entire area of the image memory are read, and the distribution according to the size of the pixel values is obtained through an algorithm.
예를 들어, 영상의 분해능이 256×256인 영상처리 장치에서는 영상의 히스토그램을 구하기 위하여는, 영상을 메모리에 저장한 다음 256×256개의 즉, 65,536개의 화소를 일일이 읽어서 크기에 따른 분포를 구하여야 한다.For example, in an image processing apparatus having an image resolution of 256 × 256, in order to obtain a histogram of an image, it is necessary to store the image in a memory and read 256 × 256 pixels or 65,536 pixels one by one to obtain a distribution according to the size. do.
모토롤라(Motorola)사의 10MHz 중앙처리장치(CPU : Ceatral Processing Unit)인 MC68000을 이용하는 경우 약 3.8초의시간이 소요된다.When using the MC68000, Motorola's 10MHz CPU (Processing Processing Unit), it takes about 3.8 seconds.
따라서, 영상데이타를 얻은 후 영상의 히스토그램을 구하는데 별도의 시간이 소요되어 실시간 처리에 효율적이지 못하며, 산업현장등에 이용되는 경우 주변 주명환경이나 대상물체등이 자주 바뀌는 경우에 신속하게 대응하여 처리하기 힘든 단점이 발생한다.Therefore, it takes extra time to obtain the histogram of the image after acquiring the image data, which is not efficient for real-time processing, and when it is used in industrial sites, it responds quickly when the surrounding environment or object is frequently changed. Difficult disadvantages arise.
그러므로, 이 발명의 목적은 상기한 종래의 단점을 해결하기 위한 것으로, 영상 데이타를 얻는 동안 병렬로 처리하여 실시간으로 영상 히스토그램을 얻으므로써, 변화하는 환경에 대하여 즉각적으로 처리 대응할 수 있는 영상 히스토그래머를 제공하고자 하는데 있다.Therefore, an object of the present invention is to solve the above-mentioned drawbacks, and the image histogram which can immediately process and respond to the changing environment by obtaining the image histogram in real time by processing in parallel while obtaining the image data. It is intended to provide.
상기의 목적을 달성하고자 하는 이 발명의 구성은, 화소값과 중앙처리장치의 어드레스(address)와 입력되는 데이터를 산택출력하는 멀티플렉서(multiplexer)와; 상기 멀티플렉서에서 출력되는 어드레스를 입력으로 하여 입력되는 어드레스에 저장된 데이터를 출력하고, 입력되는 데이터를 저장하는 메모리와; 상기 메모리에서 출력되는 데이터를 일정값 증가시켜 가산기와; 상기 가산기에서 출력된 데이터를 입력하여 지연시킨 다음 상기 멀티플렉서로 출력하는 래치(latch)와; 상기한 장치를 구동하기 위하여 필요로 하는 제어신호를 발생하는 제어신호 발생부로 이루어진다.A configuration of the present invention for achieving the above object comprises: a multiplexer for selecting and outputting a pixel value, an address of a central processing unit, and input data; A memory configured to output data stored at an input address by using an address output from the multiplexer and to store the input data; An adder for increasing the data output from the memory by a predetermined value; A latch for inputting and delaying the data output from the adder and outputting the delayed data to the multiplexer; It consists of a control signal generator for generating a control signal required to drive the device.
이하에 이 발명의 바람직한 실시예를 첨부된 도면을 참조로 하여 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings.
제1도는 이 발명의 실시예에 따른 영상 히스토그렘머의 구성 블록도이고, 제2도는 이 발명의 실시예에 따른 영상 히스토그래머의 동작 타이밍이다.1 is a block diagram illustrating an image histogrammer according to an embodiment of the present invention, and FIG. 2 is an operation timing of an image histogrammer according to an embodiment of the present invention.
제1도에 도시되어 있듯이 이 발명의 실시예에 따른 영상 히스토그램머의 구성은, 화소값과 중앙처리장치의 에드레스의 입력중 하나를 선택출력하는 멀티플렉서(11)와, 상기 멀티플렉서(11)의 출력단에 연결된 메모리(13)와, 상기 메모리(13)의 출력단에 연결된 가산기(15)와, 상기 가산기(15)의 출력단에 연결된 래치(17)와, 상기한 메모리(13)와 래치(17)에 제어신호를 출력하는 제어신호 발생부(19)로 이루어진다.As shown in FIG. 1, the configuration of an image histogram according to an embodiment of the present invention includes a multiplexer 11 for selectively outputting one of a pixel value and an input of an address of a central processing unit, and the multiplexer 11 of the multiplexer 11. A memory 13 connected to an output terminal, an adder 15 connected to an output terminal of the memory 13, a latch 17 connected to an output terminal of the adder 15, and the memory 13 and a latch 17. Control signal generator 19 for outputting a control signal.
상기 구성에 의한 영상 히스토그램머의 작용은 다음과 같다.The operation of the image histogrammer by the above configuration is as follows.
도시하지 않은 중앙처리장치가 영상의 히스토그램을 구하기 위하여, 히스토그램의 데이터가 저장되는 메모리(13)의 내용을 모두 0으로 세팅한 다음, 제3도에 도시되어 있듯이 제어신호 구동부(19)를 작동시키기 위한 인에이블 신호(ENABLE)를 구동시킨다.In order to obtain a histogram of an image, a central processing unit (not shown) sets all the contents of the memory 13 in which the histogram data is stored to 0, and then operates the control signal driver 19 as shown in FIG. The enable signal (ENABLE) is driven.
상기에서 인에이블신호(ENABLE)가 구동되어, 도시하지 않는 영상 디지타이저(digitizer)에서 발생되는 영상시스템을 구현하기 위한 각종 제어신호(VS, CB, PXCK, PXCK2)와, 중앙처리장치의 제어신호(A)를 입력로 하여, 영상 히스토그램을 구하기 위한 제어신호를 발생하는 제어신호 발생부(19)가 작동된다.The enable signal ENABLE is driven and various control signals VS, CB, PXCK, PXCK2 for implementing an image system generated from an image digitizer (not shown), and a control signal of a central processing unit ( With A) as input, the control signal generator 19 for generating a control signal for obtaining an image histogram is operated.
도시하지 않은 영상 디지타이저와 중앙처리장치에서 출력되어 제어신호 발생부(19)로 입력되는 신호의 정의는 다음과 같다.Definitions of signals output from the image digitizer and the central processing unit (not shown) and input to the control signal generator 19 are as follows.
VS : 영상디지타이저에서 출력되는 수직 동기신호, CB : 영상디지타이저에서 출력되는 컴퍼지트 블랭크(composite blank)신호, PXCK : 영상디지타이저에서 출력되는 화소 클락, ENABLE : 종앙처리장치에서 출력되며 영상을 히스토그래밍하고자 하는시점에서 인가되는 신호.VS: Vertical sync signal output from video digitizer, CB: Composite blank signal output from video digitizer, PXCK: Pixel clock output from video digitizer, ENABLE: Histogram of video output from vertical processing device Signal applied at the point of time.
인에이블(ENABLE)신호가 구동된 다음 제2도에 도시되어 있듯이, 영상디지타이저에서 출력되는 화소클락(PXCK)이 하이가 되는구간(t0∼t2) 즉, 화소클락(PXCK)의 두배의 주파수를 가지는 클락(PXCK2)의 한주기 동안, 하나의 화소갑이 멀티클렉서(11)를 통해 메모리(13)의 어드레스(address)로 입력된다. 일반적으로 화소값의 범위는 0∼255까지이다.As shown in FIG. 2 after the ENABLE signal is driven, the frequency at which the pixel clock PXCK output from the image digitizer becomes high (t0 to t2), that is, twice the frequency of the pixel clock PXCK During one period of the branch clock PXCK2, one pixel pack is input to the address of the memory 13 through the multiplexer 11. In general, the pixel value ranges from 0 to 255.
상기에서 화소클락(PXCK)이 하이가 되는 구간(t0∼t2)동안 제어신호 발생부(19)는 리이드신호(READ)를 로우로 출력하여, 메모리(13)의 어드레스로 입력된 화소값에 해당하는 내용 즉, 현재 입력된 화소값과 같은 화소값의 화소수(Y)를 읽은 다음, 메모리(13)에서 출력된 화소수(Y)가 가산기(15)로 입력된다.The control signal generator 19 outputs the read signal LOW low during the period t0 to t2 where the pixel clock PXCK becomes high to correspond to the pixel value input to the address of the memory 13. That is, after reading the pixel number Y having the same pixel value as the currently input pixel value, the pixel number Y output from the memory 13 is input to the adder 15.
가산기(15)로 입력된 화소수(Y)는 +1가산된 다음 제어신호 발생부(19)는 화소클락(PXCK)의 하이상태구간(t0∼t2)인 t1시점에서 래치신호(LATCH)? 하이로 출력하여, +1증가된 화소수(Y')는 래치(17)로 입력된다.The number Y of pixels input to the adder 15 is added by +1, and then the control signal generator 19 receives the latch signal LATCH? At the time t1 which is the high state section t0 to t2 of the pixel clock PXCK. The output is made high, and the number Y 'of +1 increased is input to the latch 17.
상기에서 +1증가한 화소수(Y')는 래치(17)에 입력되어 일정기간 지연된 다음, 영상 디지타이저에서 출력되는 화소클락(PXCK) 로우가 되는 구간(t2∼t4)동안 제어신호 발생수(19)가 출력신호(OUTPUT)를 로우로 출력하므로써, 래치(17)에 입력된 화수수(Y')가 출력되어 데이터 베스를 통하여 멀티플렉서(11)로 입력된다.The number of pixels Y 'increased by +1 is input to the latch 17 and is delayed for a predetermined time, and then the number of control signal generations 19 during the period t2 to t4 becomes the pixel clock PXCK low output from the image digitizer. By outputting the output signal OUTPUT low, the number of water Y 'input to the latch 17 is output and input to the multiplexer 11 through the data bath.
상기에서 +1증가한 화소수(Y')는 멀티플렉서(11)에 입력된 다음 제어신호 발생부(19)가 리이드 신호(READ)는 하이로 출력하고, 라이트신호(WRITE)를 로우로 출력하므로써, 화소클락(PXCK)이 로우가 되는 구간(t2∼t3)동안 데이터버스를 통하여 메모리(13)에 입력된다. 이때, 리이드신호(READ)는 하이상태이므로 메모리(13)에서 얽혀지는 데이터와 충돌하지 않는다.The number of pixels Y 'increased by +1 is input to the multiplexer 11, and then the control signal generator 19 outputs the read signal READ high and outputs the write signal WRITE low. The pixel clock PXCK is input to the memory 13 via the data bus during the sections t2 to t3 where the pixel clock PXCK is low. At this time, since the lead signal READ is in a high state, the lead signal READ does not collide with data intertwined in the memory 13.
메모리(13)에 데이터를 입력한 다음 제어신호 발생부(19)는 라이트신호(WRITE)를 화소클락(PXCK)이 로우인 구간의 t3시점에서 하이로 출력하여 라이트 동작 수행을 정지한다.After inputting data to the memory 13, the control signal generator 19 outputs the write signal WRITE high at the time t3 of the section in which the pixel clock PXCK is low to stop the write operation.
상기와 같은 동작을 영상데이타를 얻는 시간동안 하드웨어적으로 반복하여, 각 회소값의 에드레스에 해당하는 데이터를 -1씩 증가시켜각 화소값에 따른 화소의 분포 즉, 영상 히스토그램을 구할 수 있다.The above operation is repeated in hardware during the time of acquiring the image data, and the distribution of the pixel according to each pixel value, that is, the image histogram, can be obtained by increasing the data corresponding to the address of each pixel value by -1.
이상에서와 같이 이 발명의 실시예에서, 영상 데이탈 얻는 실시간 동안 영상 히스토그램을 산출하므로써 영상히스토그램을 구하는데 필요한 처리시간을 감소하여 효율적인 영상처리를 수행할 수 있으며, 산업현장의 변화하는 환경속에서 즉작적으로 대응하여 보다 효율적이고 신속한 사업공정을 수행할 수 있는 효과를 가진 영상 히스토그래머를 제공할 수 있다.As described above, in the embodiment of the present invention, by calculating the image histogram during the real-time acquisition of the image data, it is possible to perform the efficient image processing by reducing the processing time required to obtain the image histogram, and in the changing environment of the industrial field. It is possible to provide an image histogram having the effect of performing a more efficient and rapid business process by responding on the fly.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930008506A KR960011228B1 (en) | 1993-05-18 | 1993-05-18 | Image histogramer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930008506A KR960011228B1 (en) | 1993-05-18 | 1993-05-18 | Image histogramer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940027584A KR940027584A (en) | 1994-12-10 |
| KR960011228B1 true KR960011228B1 (en) | 1996-08-21 |
Family
ID=19355552
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930008506A KR960011228B1 (en) | 1993-05-18 | 1993-05-18 | Image histogramer |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR960011228B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100492938B1 (en) * | 2002-09-11 | 2005-05-30 | 강성진 | A compact-type discharge lamp |
-
1993
- 1993-05-18 KR KR1019930008506A patent/KR960011228B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR940027584A (en) | 1994-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1024663A3 (en) | Image processing device | |
| KR890013558A (en) | Digital signal processing device and method | |
| KR970014162A (en) | Image pick-up device | |
| JPS628072B2 (en) | ||
| KR940025337A (en) | Image signal processing device and processing method | |
| KR910000203B1 (en) | Picture processing apparatus | |
| KR930024459A (en) | Electronic zoom | |
| KR960011228B1 (en) | Image histogramer | |
| JP2002232918A (en) | Image inspection device for camera module and image inspection method for the camera module | |
| KR960009087B1 (en) | Devices disposing image histogram | |
| US5367616A (en) | Isopleth generator for applying isopleths to digital picture data and method therefor | |
| JPH06139354A (en) | High speed histogram generator | |
| JPS6365575A (en) | Detecting method for singular point by image processing | |
| KR960012484B1 (en) | Aspect ratio conversion apparatus | |
| SU951372A1 (en) | Device for reproducing half-tone images on cathode-ray tube screen | |
| JP2000259812A (en) | High-speed image processing method and device | |
| JPS61102895A (en) | Memory control circuit | |
| JPH08160903A (en) | Method and device for displaying digital picture | |
| JPH04155477A (en) | Image processor | |
| KR960036762A (en) | Affine Converter for Color Graphics Parallel Processing | |
| KR960032546A (en) | Color purity measuring device | |
| JP2000155012A (en) | Image processing device | |
| JPS60156177A (en) | Picture processing unit | |
| JPH05314256A (en) | Image data processor | |
| JPH05298470A (en) | Method for inputting image of two-dimensional data code |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20010801 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |