KR960005554B1 - 반도체 소자의 분리막 형성방법 - Google Patents

Abstract

내용 없음.

Description

반도체 소자의 분리막 형성방법

제1도는 본 발명에 따른 일실시예의 공정을 나타낸 단면도.

* 도면의 주요부분에 대한 부호의 설명

1 : 실리콘 기판 2 : 패드산화막

3 : 다결정실리콘막 4 : 실리콘 질화막

5 : 화학기상증착산화막 6 : 질화막

6' : 질화막 스페이서 7 : 임시 필드산화막

8 : 질화박막 8' : 질화박막스페이서

9 : 필드산화막

본 발명은 반도체 소자의 제조공정중 소자분리막 형성에 관한 것으로 특히, 질화막스페이서와 트랜치 구조를 이용하여 비등방성 산화를 유발함으로써 활성영역을 넓게 확보하고, 필드산화막 표면을 매끈하게 형성할 수 있는 반도체 소자의 분리막 형성방법에 관한 것이다.

종래의 소자간 분리 기술은 실리콘 기판을 선택적으로 산화하여 두꺼운 산화막을 이용하는 방법이 있었다. 그러나 셀의 크기가 줄어듦에 따라 상기의 종래 방법은 버즈비크(bird's beak)가 형성되고, 필드산화막이 얇아져 초고집적 소자에 적용하는데 한계가 있다.

종래의 다른 방법은 상기 결점을 보완하기 위하여 실리콘 기판에 트랜치를 형성하는 트랜치 방법이 대두되었다. 그러나 상기의 트랜치 분리 구조에서는 셀 지역과 주변회로지역을 동시에 소자분리막을 형성하기 힘들고 동시에 채우면 단차가 심해져 평탄화 작업이 수반되어 공정이 복잡하고 어려워진다. 또한 열산화방식으로 형성하면 위의 단점은 보완되나 LOCOS와 같이 새부리 현상(bird's beak)이 발생되는 문제점이 따랐다.

종래의 또 다른 방법은 필드산화막 형성전에 질화막스페이서를 형성하고 필드산화막을 성장시키는 방법이다. 그러나 상기의 종래 방법은 질화막스페이서에 의해 필드 영역이 좁아져 필드산화막이 얇아지며 또한 질화막스페이서에 의해 필드산화막의 프로파일이 불량해지며, 게이트 공정후의 마스크 작업시 라인의 노칭(notching)현상을 야기하는 등의 문제점이 따랐다.

상기와 같은 문제점을 해결하기 위하여 안출된 본 발명은 새부리 현상 발생 요인을 줄여 활성영역을 손실없이 확보할 수 있는 반도체 소자의 분리막 형성방법을 제공하는데 그 목적이 있다.

본 발명의 다른 목적은 필드산화막의 볼륨비를 높여 양호한 분리특성을 갖는 반도체 소자의 분리막 형성 방법을 제공하는데 있다.

상기 목적을 달성하기 위하여 본 발명은 반도체 소자의 분리막 형성방법에 있어서, 실리콘 기판상에 패드산화막, 다결정실리콘막, 질화막, 산화막, 적층하는 제1단계, 감광막을 차단층으로 하여 포토마스크 작업을 하여 필드산화막영역을 식각하여 오픈시키되 실리콘막과 질화막은 제거하고 다결정 실리콘막은 남기 다음 질화막을 형성하는 제2단계, 상기 질화막을 시각하여 질화막스페이서를 형성하는 제3단계, 상기 제3단계 후 임시필드산화막을 형성하여 다결정실리콘과 실리콘기판을 산화시키는 제4단계, 상기 산화막을 제거하고 질화박막을 적층하는 제5단계, 상기 질화박막을 식각하여 질화박막 스페이서를 형성하는 제6단계, 상기 산화막을 제거하고 세정한 후 필드산화막을 형성하는 제7단계, 및 상기 질화막을 제거한 다음 다결정실리콘막을 제거한 후 희생산화막을 형성하는 제8단계를 구비하여 이루어진 것을 특징으로 한다.

이하, 첨부한 도면 제1도를 참조하여 본 발명은 상술하면 다음과 같다.

제1(a)도는 실리콘기판(1)상에 100~200Å 두께로 패드산화막(2), 300~500Å 두께의 다결정실리콘막(3), 1500~2000Å 두께의 질화막(4), 400~1000Å 두께의 화학기상증착에 의한 산화막(5)을 적층한 상태의 단면도이다.

제1(b)도는 감광막을 차단층으로 하여 포토마스크 작업을 하여 필드산화막영역을 식각하여 오픈시키되 질화막(6)에 스트레스를 방지하기 위해 다결정 실리콘막(3)은 거의 손실없이 남긴 다음 질화막(6)을 형성한 상태의 단면도이다.

제1(c)도는 상기 질화막(6)을 건식식각하여 바(bar) 형태의 질화막스페이서(6')를 형성한 상태의 단면도이다.

제1(d)도는 상기 식각후 1000~2000Å의 임시필드산화막(7)을 형성한 다음 다결정실리콘(3)과 실리콘기판(4)을 산화시킨 단면도이다.

제2(e)도는 상기 산화막(7)을 제거하고 질화박막(8)을 적층하되 50~300Å 두께로 적층한 상태의 단면도이다.

제2(f)도는 상기 질화박막을 식각하여 질화박막 스페이서(8')를 형성한 상태의 단면도로써 상기 패드산화막(2)으로의 산소 확산을 막기 위한 것이다. 이때 바닥의 질화박막(8)은 필해 제거한다.

제2(g)도는 불산으로 상기 화학상증착에 의한 산화막(5)을 제거하고 황산으로 세정한 후 필드산화막(9)을 형성하되 3500~5000Å 두께로 형성한 상태의 단면도이다. 필드산화막(9)의 두께는 질화박막 스페이스(8')의 두께에 좌우된다.

제2(h)도는 상기 질화막(4,6',8')을 제거한 다음 다결정실리콘막(3)을 제거한 후 희생산화막을 형성한 상태의 단면도로써 필드 영역과 액티브 영역의 단차가 완만하다.

상기와 같이 이루어지는 본 발명은 이중의 질화막스페이서를 이용함으로써 액티브 영역을 그대로 확보하고, 트랜치를 형성하지 않고도 필드산화막의 볼륨비(volume ratio)를 향상시켜 양호한 소자분리 특성을 확보하고, 완만한 단차를 구현함으로써 이후의 첫번째 마스크(poly-1 mask) 공정을 복잡한 TLR이 아닌 SLR로 진행할 수 있는 효과가 있다.

Claims (7)

1. 반도체 소자의 분리막 형성방법에 있어서, 실리콘기판(1)상에 패드산화막(2), 다결정실리콘(3), 질화막(4), 산화막(5)을 적층하는 제1단계, 감광막을 차단층으로 하여 포토마스크 작업을 하여 피르산화막영역을 식각하여 오픈시키되 다결정 실리콘막(3)은 거의 손실없이 남긴 다음 질화막(6)을 형성하는 제2단계, 상기 질화막(6)을 식각하여 질화막스페이서(6')를 형성하는 제3단계, 상기 제3단계 후, 임시필드산화막(7)을 형성한 다음 다결정실리콘(3)과 실리콘기판(1)을 산화시키는 제4단계, 상기 산화막(7)을 제거하고 질화박막(8)을 적층하는 제5단계, 상기 질화박막(8)을 식각하여 질화박막스페이서(8')를 형성하는 제6단계, 상기 산화막(5)을 제거하고 세정한 후 필드산화막(9)을 형성하는 제7단계 및, 상기 질화막(4,6',8')을 제거한 다음 다결정실리콘막(3)을 제거한 후 희생산화막을 형성하는 제8단계를 구비하여 이루어진 것을 특징으로 하는 반도체 소자의 분리막 형성방법.
2. 제1항에 있어서, 상기 제1단계의 다결정실리콘(3)의 증착 두께는 300~500Å 임을 특징으로 하는 반도체 소자의 분리막 형성방법.
3. 제1항에 있어서, 상기 제1단계의 산화막(5)의 증착 두께는 400~1000Å 임을 특징으로 하는 반도체 소자의 분리막 형성방법.
4. 제1항에 있어서, 상기 제4단계의 임시필드산화막(5)의 증착 두께는 1000~2000Å Å임을 특징으로 하는 반도체 소자의 분리막 형성방법.
5. 제1항에 있어서, 상기 제5단계의 질화박막(8)의 증착 두께는 50~3000Å 임을 특징으로 하는 반도체 소자의 분리막 형성방법.
6. 제1항에 있어서, 상기 제6단계의 질화박막 스페이서는 형태는 반원형으로 하며, 상기 패드산화막(2)으로의 산소 확산을 막기 위한 것임을 특징으로 하는 반도체 소자의 분리막 형성방법.
7. 제1항에 있어서, 상기 제7단계의 필드산화막의 두께는 3500~5000Å 임을 특징으로 하는 반도체 소자의 분리막 형성방법.