KR960003103A - 연합 헤테로젠니우스 필드 프로그래머블 게이트 어레이 논리 모듈 및 그 형성방법 - Google Patents
연합 헤테로젠니우스 필드 프로그래머블 게이트 어레이 논리 모듈 및 그 형성방법 Download PDFInfo
- Publication number
- KR960003103A KR960003103A KR1019950017438A KR19950017438A KR960003103A KR 960003103 A KR960003103 A KR 960003103A KR 1019950017438 A KR1019950017438 A KR 1019950017438A KR 19950017438 A KR19950017438 A KR 19950017438A KR 960003103 A KR960003103 A KR 960003103A
- Authority
- KR
- South Korea
- Prior art keywords
- logic
- circuit
- logic circuit
- input signals
- wide area
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
- H03K19/17736—Structural details of routing resources
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/1733—Controllable logic circuits
- H03K19/1737—Controllable logic circuits using multiplexers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
- H03K19/17724—Structural details of logic blocks
- H03K19/17728—Reconfigurable logic blocks, e.g. lookup tables
Landscapes
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Logic Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
적응성 FPGA논리 모듈 회로는,다수의 제1입력 신호(14)를 수신하며 상기 다수의 제1입력 신호(14)에 응답하여 제1논리 출력 신호를 생성하기 위한 제1논리 회로(12)를 포함하며,다수의 제2입력 신호(44,46,48,50,52,56,64 및66)을 수신하며 상기 다수의 제2입력 신호에 응답하여 제2논리 출력 신호(62)를 생성하기 위한 다수수의 제 FPGA 논리 모듈을 포함하는 제2논리 회로(24)를 포함한다.제어 회로(18)은 상기 제1논리 회로(12) 및 제2논리 회로(24)가 다수의 광역 입력 신호(14 ALC 44,46,48,50,52,56,64 및66)를 수신하도록 연관시킨다.상기 제1논리 회로(12)는 상기 다수의 광역 입력 신호의 제1부분(14)를 수신하며,상기 제2논리 회로는 상기 다수의 광역 입력 신호의 제2부분(44,46,48,50,52,56,64및66)을 수신한다.제어 회로는 상기 다수의 광역 입력 신호로부터 하나의 논리 출력을 생성하기 위하여 상기 제1논리 회로(12)와 상기 제2논리 회로(24)를 연관시킨다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 형식 X,Y및 Z로써 표시한 모듈(module)을 포함하는 본 발명의 한 실시예를 나타내는 도면.
Claims (23)
- 적응성 FPGA논리 모듈 회로에 있어서,다수의 제1입력 신호를 수신하여 상기 다수의 제1입력 신호에 응답하여 제1논리 출력 신호를 생성하는 제1논리 회로;다수의 제2입력 신호를 수신하여 상기 다수의 제2입력 신호에 응답하여 제2논리 출력 신호를 생성하기 위해 다수의 제2FPGA 논리 모듈을 포함하는 제2논리 회로;및 다수의 광역 입력 신호를 수신하기 위하여,상기 제1논리 회로가 상기 다수의 광역 입력 신호 중 소정의 제1입력 신호를 수신하며 상기 제2논리 회로가 상기 다수의 광역 입력 신호 중 소정의 제2입력 신호를 수신하도록 상기 제1논리 회로와 상기 제2논리 회로를 연관시키기 위한 제어 회로를 포함하며,상기 제어 회로가 상기 과다수의 광역 입력 신호로부터 단일의 논리 출력을 생성하도록 상기 제1논리 회로와 상기 제2논리 회로를 연관시키는 것을 특징으로 하는 적응성 FPGA 논리 모듈 회로.
- 제1항에 있어서,입력 신호의 제3부분을 수신하여,그것으로부터 제3논리 출력 신호를 생성하기 위한 다수의 제3 FPGA논리 모듈을 포함하는 제3논리 회로를 포함하며,상기 제어 회로가,단일의 논리 출력을 생성하기 위한 다수의 광역 입력 신호(a wide plurality of input signals)에 응답하여,상기 제1논리 회로 및 상기 제3논리 회로를 제1조합 회로로서,그리고 상기 제2논리 회로 및 상기 제3논리 회로를 제2조합회로로서,또는 상기 제1논리 회로,상기 제2논리 회로 및 상기 제3논리 회로를 제3조합회로로서 선택적이고 택일적으로 연관시키기 위한 제어 회로를 더 포함하는 것을 특징으로 하는 적응성 FPGA 논리 모듈 회로.
- 제1항에 있어서,상기 제어회로가,상기 다수의 광역 입력 신호로부터 상기 단일의 논리 출력을 생성하기 위하여,상기 다수의 광역 입력 신호 중 소정의 제3입력 신호를 개별적으로 수신하기 위한 입력 회로를 더 포함하는 것을 특징으로 하는 적응성 FPGA 논리 모듈 회로.
- 제1항에 있어서,상기 제1논리 회로가 다수의 제1광역 입력 신호를 수신하기 위한 광역 논리 회로(wide logic circuit)를 포함하는 것을 특징으로 하는 적응성 FPGA 논리 모듈 회로.
- 제1항에 있어서,상기 제1논리 회로가 협대역 논리 회로(narrow logic circuit)를 포함하는 것을 특징으로 하는 적응성 FPGA 논리 모듈 회로.
- 제1항에 있어서,상기 제1논리 회로가 다수의 제1광역 입력 신호를 수신하기 위한 광역 논리 회로를 포함하며,상기 제2논리 회로가 다수의 제2협대역 입력 신호를 수신하기 위한 협대역 논리 회로를 포함하는 것을 특징으로 하는 적응성 FPGA 논리 모듈 회로.
- 상기 제1항에 있어서,상기 제어회로가,직접적인 출력으로서 상기 제1논리 출력 신호를 외부 회로로 또는 상기 제2논리 회로로 선택적으로 향하게 하기 위하여,상기 제1논리 회로와 상기 제2논리 회로 사이에 접속된 멀티플렉서 회로를 포함하는 것을 특징으로 하는 적응성 FPGA 논리 모듈 회로.
- 제1항에 있어서,상기 제1논리 회로와 상기 제2논리 회로가 같은 수의 입력을 수신하여 같은 수의 출력을 생서하기 위해 기능적으로 균등한 논리 회로(equivalent logic circuit)를 포함하는 것을 특징으로 하는 적응성 FPGA 논리 모듈 회로.
- 다수의 논리 모듈 회로를 선택적으로 연관시키고,다양한 폭의 입력 신호에 응답하여 논리 출력 신호를 생성하기 위한 방법에 있어서,다수의 제1입력 신호에 응답하여 제1논리 출력 신호를 생성하기 위하여,제1논리 회로내에서 상기 다수의 제1입력 신호를 수신하는 단계;다수의 제2입력 신호에 응답하여 제2논리 출력 신호를 생성하기 위하여,제2논리 회로내에서 상기 다수의 제2입력 신호를 수신하는 단계;다수의 제2 FPGA 논리 모듈을 포함하는 제2논리 회로 내에서 다수의 제2입력 신호를 수신하는 단계;상기 다수의 제2입력 신호에 응답하여 제2논리 출력 신호를 생성하는 단계;다수의 광역 입력 신호를 수신하기 위하여,상기 제1논리 회로가 상기 다수의 광역 입력 신호 중 소정의 제1입력 신호를 수신하며 상기 제2논리 회로가 상기 다수의 광역 입력 신호 중 소정의 제2입력 신호를 수신하도록,상기 제1논리 회로 및 상기 제2논리 회로를 연관시키는 단계 및 상기 다수의 광역 입력 신호로부터 단일의 논리 출력을 생성하기 위하여 상기 제1논리 회로와 상기 제2논리 회로를 연관시키는 단계를 포함하는 것을 특징으로 하는 논리 연관 및 논리 출력 신호 생성 방법.
- 제9항에 있어서,제3논리 출력 신호를 생성하는 제3논리 회로내에서 다수의 제3입력 신호를 수신하는 단계 및 단일의 논리 출력을 생성하기 위하여 다수의 광역 입력 신호에 응답하여 상기 제1논리 회로 및 상기 제3논리 회로를 제1조합 회로로서,그리고 상기 제2논리 회로 및 상기 제3논리 회로를 제1조합 회로로서,또는 상기 제1논리 회로,상기 제2논리 회로 및 상기 제3논리 회로를 제3조합 회로로서 선택적으로 택일적으로 연관시키는 단계를 더 포함하는 것을 특징으로 하는 논리 모듈 회로 연관 및 논리 출력 신호 생성 방법.
- 제9항에 있어서,상기 다수의 광역 입력 신호로부터 상기 단일 논리 출력 신호를 생성하기 위하여,상기 다수의 광역 입력 신호 중 소정의 제3입력 신호를 개벽적으로 수신하는 단계를 더 포함하는 것을 특징으로 하는 논리 모듈 회로 연관 및 논리 출력 신호 생성 방법.
- 제9항에 있어서,상기 제1논리 회로의 광역 논리 회로에서 다수의 제1광역 입력 신호를 수신하는 단계를 더 포함하는 것을 특징으로 하는 논리 모듈 회로 연관 및 논리 출력 신호 생성 방법.
- 제9항에 있어서,상기 제1논리 회로에서 다수의 제1협대역 입력 신호를 수신하는 단계를 더 포함하는 것을 특징으로 하는 논리 모듈 회로 연관 및 논리 출력 신호 생성 방법.
- 제9항에 있어서,상기 제1논리 회로의 광역 논리 회로에서 다수의 제1광역 입력을 수신하는 단계와 상기 제2논리 회로의 협대역 논리 회로에서 다수의 제2협대역 입력 신호를 수신하는 단계를 더 포함하는 것을 특징으로 하는 논리 모듈 회로 연관 및 논리 출력 신호 생성 방법.
- 제9항에 있어서,상기 제1논리 회로와 상기 제2논리 회로 사이에 접속된 멀티플랙서 회로를 이용하여,직접적인 출력으로서 상기 제1논리 출력 신호를 외부 회로로 또는 상기 제2논리 회로로 선택적으로 향하게 하는 단계를 더 포함하는 것을 특징으로 하는 논리 회로 연관 및 논리 출력 신호 생성 방법.
- 제9항에 있어서,상기 제1논리 회로 및 상기 제2논리 회로에서 같은 수의 입력을 수신하며,상기 입력들에 균등한 기능을 수행함으로써,상기 제1논리 회로 및 상기 제2논리 회로로부터 같은 수의 출력을 생성하는 단계를 더 포함하는 것을 특징으로 하는 논리 모듈 회로 연관 및 논리 출력 신호 생성 방법.
- 적응성 FPGA 논리 모듈 회로를 형성하는 방법에 있어서,다수의 제1입력 신호를 수신하며 상기 다수의 제1입력 신호에 응답하여 제1논리 출력 신호를 생성하기 위한 제1논리 회로를 형성하는 단계;다수의 제2입력 신호를 수신하며 상기 다수의 제2입력 신호에 응답하여 제2논리 출력 신호를 생성하기 위한 다수의 제2 FPGA 논리 모듈을 포함하는 제2논리 회로를 형성하는 단계;및 다수의 광역 입력 신호를 수신하기 위하여,상기 제1논리 회로가 상기 다수의 광역 입력 신호 중 소정의 제1입력 신호를 수신하며 상기 제2논리 회로가 상기 다수의 광역 입력 신호 중 소정의 제2입력 신호를 수신하도록 상기 제1논리 회로와 상기 제2논리 회로를 연관시키기 위한 제어 회로를 형성하는 단계를 포함하며,상기 제어 회로가 상기 다수의 광역 입력 신호로부터 단일의 논리 출력을 생성하도록 상기 제1논리 회로와 상기 제2논리 회로를 연관시키는 것을 특징으로 하는 적응성 FPGA 논리 모듈회로 형성 방법.
- 제17항에 있어서,입력 신호의 제3부분을 수신하며,그것으로부터 제3논리 입력 신호를 생성하기 위한 다수의 제3논리 FPGA 논리 모듈을 포함하는 제3논리 회로를 형성하는 단계;및 단일의 논리 출력을 생성하기 위한 다수의 광역 입력 신호에 응답하여,상기 제1논리 회로 및 상기 제3논리 회로를 제1조합 회로로서,상기 제2논리 회로 및 상기 제3논리 회로를 제2조합 회로로서,또는 상기 제1논리 회로,상기 제2논리 회로 및 상기 제3논리 회로를 제3조합 회로로서 선택적이고 택일적으로 연관시키기 위한 제어 회로를 형성하는 단계를 더 포함하는 것을 특징으로 하는 적응성 FPGA 논리 모듈회로 형성 방법.
- 제17항에 있어서,상기 다수의 광역 입력 신호로부터 상기 단일의 논리 출력을 생성하기 위하여,상기 제어 회로가 상기 다수의 광역 입력 신호의 제3부분을 개별적으로 수신하기 위한 입력 회로를 포함하도록 형성하는 단계를 더 포함하는 것을 특징으로 하는 적응성 FPGA 논리 모듈회로 형성 방법.
- 제17항에 있어서,상기 제1논리 회로가 다수의 제1광역 입력 신호를 수신하기 위한 광역 논리 회로를 포함하도록 형성하는 단계를 더 포함하는 것을 특징으로 하는 적응성 FPGA 논리 모듈회로 형성 방법.
- 제17항에 있어서,상기 제1논리 회로가 다수의 제1협대역 입력 신호를 수신하기 위한 협대역 논리 회로를 포함하도록 형성하는 단계를 더 포함하는 것을 특징으로 하는 적응성 FPGA 논리 모듈회로 형성 방법.
- 제17항에 있어서,상기 제1논리 회로가 다수의 제1광역 입력 신호를 수신하기 위한 광역 논리 회로를 포함하도록 하며,상기 제2논리 회로가 다수의 제2협대역 입력 신호를 수신하기 위한 협대역 논리 회로를 포함하도록 형성하는 단계를 더 포함하는 것을 특징으로 하는 적응성 FPGA 논리 모듈회로 형성 방법.
- 제17항에 있어서,같은 수의 입력을 수신하며 같은 수의 출력을 생성하기 위한 기능적으로 균등한 논리 회로로서 상기 제1논리 회로와 상기 제2논리 회로를 형성하는 단계를 더 포함하는 것을 특징으로 하는 적응성 FPGA 논리 모듈회로 형성 방법.※ 참고사항: 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US26846994A | 1994-06-30 | 1994-06-30 | |
US08/268,469 | 1994-06-30 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR960003103A true KR960003103A (ko) | 1996-01-26 |
Family
ID=23023142
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950017438A KR960003103A (ko) | 1994-06-30 | 1995-06-26 | 연합 헤테로젠니우스 필드 프로그래머블 게이트 어레이 논리 모듈 및 그 형성방법 |
Country Status (4)
Country | Link |
---|---|
EP (1) | EP0690579A3 (ko) |
JP (1) | JPH0851355A (ko) |
KR (1) | KR960003103A (ko) |
TW (1) | TW277184B (ko) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5477165A (en) | 1986-09-19 | 1995-12-19 | Actel Corporation | Programmable logic module and architecture for field programmable gate array device |
US5198705A (en) | 1990-05-11 | 1993-03-30 | Actel Corporation | Logic module with configurable combinational and sequential blocks |
US5936426A (en) | 1997-02-03 | 1999-08-10 | Actel Corporation | Logic function module for field programmable array |
JP3701781B2 (ja) * | 1997-11-28 | 2005-10-05 | 株式会社ルネサステクノロジ | 論理回路とその作成方法 |
JP4576538B2 (ja) | 2004-05-12 | 2010-11-10 | 国立大学法人 岡山大学 | 多次元のスイッチトポロジーを有する集積回路 |
JP4438000B2 (ja) | 2005-11-15 | 2010-03-24 | 株式会社半導体理工学研究センター | リコンフィギャラブルロジックブロック、リコンフィギャラブルロジックブロックを備えるプログラマブル論理回路装置、および、リコンフィギャラブルロジックブロックの構成方法 |
JP5007838B2 (ja) * | 2009-03-05 | 2012-08-22 | 富士ゼロックス株式会社 | 情報処理装置および情報処理プログラム |
CN103559161B (zh) * | 2013-09-24 | 2016-02-10 | 北京时代民芯科技有限公司 | 一种用于fpga配置的总线多宽度转换电路 |
CN105629803B (zh) * | 2014-10-27 | 2018-07-20 | 中国科学院电子学研究所 | 带反馈路径的fpga逻辑单元 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5198705A (en) * | 1990-05-11 | 1993-03-30 | Actel Corporation | Logic module with configurable combinational and sequential blocks |
US5122685A (en) * | 1991-03-06 | 1992-06-16 | Quicklogic Corporation | Programmable application specific integrated circuit and logic cell therefor |
-
1995
- 1995-06-26 KR KR1019950017438A patent/KR960003103A/ko not_active Application Discontinuation
- 1995-06-29 EP EP95110151A patent/EP0690579A3/en not_active Withdrawn
- 1995-06-30 JP JP7166508A patent/JPH0851355A/ja active Pending
- 1995-07-05 TW TW084106907A patent/TW277184B/zh active
Also Published As
Publication number | Publication date |
---|---|
TW277184B (ko) | 1996-06-01 |
JPH0851355A (ja) | 1996-02-20 |
EP0690579A3 (en) | 1997-11-26 |
EP0690579A2 (en) | 1996-01-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR970003207A (ko) | 반도체 메모리 장치의 클럭 발생 장치 | |
KR880002184A (ko) | 테스트 회로를 갖는 반도체 장치 | |
KR920001518A (ko) | 반도체 집적회로 | |
KR960003103A (ko) | 연합 헤테로젠니우스 필드 프로그래머블 게이트 어레이 논리 모듈 및 그 형성방법 | |
KR910001771A (ko) | 반도체 메모리 장치 | |
KR970008876A (ko) | 펄스폭 변조(pulse width modulation)회로 | |
ATE136177T1 (de) | Programmierbares logisches feld | |
KR910017770A (ko) | 클럭 신호 배율기 | |
DE3677752D1 (de) | In integrierter technik hergestellter baustein zur erstellung integrierter schaltungen. | |
KR910019422A (ko) | 이중 기능 입력 단자용 신호 클램프 장치 | |
GB2146818B (en) | Voice generating devices | |
KR950015368A (ko) | 반도체 메모리 소자의 데이타 출력장치 | |
KR910003941A (ko) | 비트 필드 논리 동작 유니트 | |
JPS5538604A (en) | Memory device | |
KR910008729A (ko) | 그의 주변에 분포된 복수의 어드레스 입력을 포함하는 반도체 메모리 장치 | |
KR940004964A (ko) | 최소치회로 | |
JPS57150241A (en) | Diversity receiving device | |
KR970067357A (ko) | 워드라인 인에이블 시간 조절이 가능한 반도체 메모리장치 | |
KR950033809A (ko) | 수정형 부스승산기에 있어서 부분곱 행 생성회로 | |
KR960032897A (ko) | 신호발생기의 신호폭 제어회로 | |
KR900015458A (ko) | 입력절환장치 | |
SU588660A1 (ru) | Приемник тональных сигналов | |
KR970013900A (ko) | 리셋신호 발생회로(A reset signal generator in DAMA-SCPC) | |
JPS5654142A (en) | Timing generating circuit | |
EP0200821A3 (en) | Combinational logic structure using pass transistors |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |